Tài liệu Bài giảng kỹ thuật số P6 ppt

Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 74 CHƯƠNG 4. HỆ TUẦN TỰ 4.1. TỔNG QUAN Mạch logic tuần tự là mạch có các ngõ ra tùy thuộc không chỉ vào trạng thái hiện tại của các ngõ vào mà còn tùy thuộc vào một chuỗi các ngõ vào trước đó. Việc mô tả một mạch tuần tự bằng cách lập bảng quan hệ ngõ ra là một hàm của chuỗi các ngõ vào từ các trạng thái trước đó đến trạng thái hiện tại thường thì không thuận tiện hay không thể thực hiện được. Trạng thái của một mạch tuần tự là một sự tập hợp các biến trạng thái mà giá trò của nó tại bất cứ một thời điểm nào đều chứa đựng tất cả các thông tin về các trạng thái trước đó để giải thích các tác động sau đó của mạch Các biến trạng thái không cần phải có ý nghóa vật lý trực tiếp, và thường có nhiều cách chọn chúng để mô tả một mạch tuần tự đã cho. Trong các mạch logic số, các biến trạng thái có giá trò nhò phân tương ứng với tín hiệu logic nào đó trong mạch. Một mạch với n biến trạng thái nhò phân sẽ có 2 n trạng thái xảy ra, và 2 n luôn là giá trò giới hạn, vì vậy mạch tuần tự cũng thường gọi là máy trạng thái giới hạn (finite-state machines) Thời điểm để các trạng thái của hầu hết các mạch tuần tự thay đổi được quyết đònh bởi xung clock. Hình sau minh họa các sơ đồ thời gian và các thuật ngữ cho các xung clock thông dụng. Theo quy ước, một xung clock tích cực mức cao nếu các thay đổi trạng thái trong mạch xuất hiện tại cạnh lên của xung clock hay tại mức cao của xung clock, và tích cực mức thấp cho trường hợp còn lại. Chu kỳ bổn phận là phần trăm thời gian xung clock tích cực trên một chu kỳ. Thông thường trong một hệ thống số người ta sử dụng dao động thạnh anh để tạo các xung clock. Tần số xung clock khoảng 32768 khz (cho đồng hồ) đến 400 Mhz (cho supercomputer). Các hệ thống thông thường sử dụng các phần tử CMOS và TTL có tần số xung clock vào khảng từ 1 đến 25Mhz. Hai loại mạch tuần tự thường áp dụng chính trong các thiết kế thực tế: T per t L t H CLK Chu kỳ bổn phận= t H / T per T per t L t H CLK Chu kỳ bổn phận=t L / T per Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 75 Mạch tuần tự có hồi tiếp: sử dụng các cổng thông thường và các vòng hồi tiếp để tạo khả năng nhớ trong mạch logic, bằng cách đó tạo ra các khối mạch tuần tự như flip-flop và mạch chốt để thiết kế các mạch ở mức cao hơn Máy trạng thái với xung clock được đồng bộ: sử dụng các phần tử nhớ, đặc biệt là D flipflop, để tạo ra những mạch mà ngõ ra sẽ thay đổi đồng thời với xung Clock Các dạng mạch tuần tự khác như dạng đa xung, đa phase thường ứng dụng trong các hệ thống có tính năng cao và VLSI 4.2. CÁC PHẦN TỬ HAI TRẠNG THÁI BỀN 4.2.1. Mạch Đảo Một transistor có thể làm chức năng mạch đảo như sơ đồ hình sau Khi V I ở mức điện áp cao thì BJT chạy bão hòa và dòng I C qua R C tạo sụt áp nên V 0 ≈ 0.2V (V CESAT ) ứng với mức điện áp thấp Khi V I ở mức điện áp thấp thì BJT phân cực ngược ở ngõ vào nên ngưng dẫn, dòng I C =0 nên không giảm áp qua R C nên V 0 ≈ V CC ứng với mức điện áp cao 4.2.2. Mạch Hai Trạng Thái Bền Một mạch tuần tự đơn giản nhất bao gồm hai cổng đảo với vòng hồi tiếp. Nó không có ngõ vào và có 2 ngõ ra như sau: Vout1 Vout2 Vin1 Vin2 Q Q Rc1 Rc2 -VBB R2 Vcc Rb2 -VBB Rb1 R1 Vcc 4K - 1 2V 2.2K + 12V 2.2K Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 76 Mạch được vẽ lại như sau Giả thiết có mạch đối xứng (T1 và T2 cùng tên, các điện trơ phân cực cho 2 transistor cùng trò số) nhưng do 2 transistor không thể cân bằng một cách tuyệt đối nên sẽ có một transistor chạy mạnh hơn và một transistor chạy yếu hơn Giả thiết T1 chạy mạnh hơn T2 nên I C1 lớn hơn nên V RC1 lớn làm điện áp V C1 giảm. V C1 qua điện trở R 2 phân cực cho T2 giảm làm T2 chạy càng yếu hơn làm I C2 nhỏ hơn dẫn đến V C2 tăng, điện áp V C2 tăng qua R 1 làm tăng phân cực cho T1 dẫn đến T1 chạy mạnh hơn nữa, cuối cùng T1 sẽ tiến đến trạng thái bão hòa, T2 tiến đến trạng thái ngưng dẫn. Nếu không có một tác động nào khác thì mạch điện sẽ ở mãi trạng thái này. Đây là một trạng thái của mạch Flip Flop Ngược lại, nếu giả thiết T2 chạy mạnh hơn T1 lý luận tương tự cuối cùng T2 sẽ tiến đến trạng thái bão hòa, T1 tiến đến trạng thái ngưng dẫn. Nếu không có một tác động nào khác thì mạch điện sẽ ở mãi trạng thái này. Đây là trạng thái thứ hai của mạch Flip Flop Mạch FF sẽ ở một trong hai trạng thái trên nên được gọi là mạch lưỡng ổn 4.3. FLIPFLOP Phần tử nhớ quan trọng nhất là FlipFlop, nó được tạo từ các cổng Logic. Các cổng logic thì tự nó không có tính năng nhớ, nhưng ta có thể kết nối chúng với nhau để tạo nên khả năng nhớ Sơ đồ khối cho một FF như sau: Thấy rằng FF có 2 ngõ ra và 1 hay nhiều ngõ vào. Các ngõ vào thường được sử dụng để chuyển đổi giữa các khả năng ngõ ra, ta sẽ thấy rằng khi một ngõ vào nhận xung làm thay đổi trạng thái ngõ ra và trạng thái ngõ ra này sẽ vẫn giữ FlipFlop Q Q Ngõ ra nhớ Ngõ ra đảo Các ngõ vào RC1 R2 T1 RC2 T2 RB1 +VCC R1 -VBB RB2 Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 77 nguyên không thay đổi khi ngõ vào này không còn xung nữa, vì vậy ta gọi FF có đặc tính nhớ FlipFlop còn có các tên gọi khác là chốt (latch) và mạch hai trạng thái bền (bistable multivibrator) 4.3.1. RS-FF dùng Cổng NOR Bảng sự thật SET RESET Output 0 0 Không thay đổi 1 0 Q = 1 0 1 Q = 0 1 1 Không sử dụng Khi SET = RESET= 0. Đây là trạng thái nhớ và không làm thay đổi các trạng thái ngõ ra. Vì đây là mạch hai trạng thái bền nên sẽ có hai trương hợp ban đầu xảy ra, trương hợp Q =0, Q =1 và trường hợp Q =1, Q =0. Trường hợp Q=0, Q =1 Q=0 dẫn đến ngõ ra cổng NOR1 =1, Q =1 này đưa về ngõ vào cổng NOR2, ngõ ra cổng NOR2=0, như vậy mạch vẫn giữ nguyên trạng thái Q=0, Q =1 Trường hợp Q=1, Q =0 Q=1 dẫn đến ngõ ra cổng NOR1 =0, Q =0 này đưa về ngõ vào cổng NOR2, ngõ ra cổng NOR2=1, như vậy mạch vẫn giữ nguyên trạng thái Q=1, Q =0 Như vậy với hai trường hợp, ngõ ra sẽ phụ thuộc vào trạng thái trước của mạch khi SET = RESET =0 ¾ Thiết lập các thay đổi cho FF • Khi SET = 1, RESET = 0. Ngõ ra Q luôn = 0, Q luôn bằng 1 và vẫn giữ nguyên trạng thái Q=1 khi SET được đặt trở lại 0 (LATCH) SET RESET Q Q SET RESET Q Q FF S R Q Q Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 78 • Khi SET = 0, RESET = 1. Ngõ ra Q luôn = 0 và vẫn giữ nguyên trạng thái Q=0 khi CLEAR được đặt trở lại 0 (LATCH) • Khi SET = CLEAR = 1: điều kiện này làm cho ngõ ra Q = Q = 0, rõ ràng đây là điều kiện không mong muốn hơn nữa nếu các ngõ vào trở lại mức 0 đồng thời, kết quả ngõ ra sẽ không thể đoán đước được. Trạng thái này không được dùng và gọi là trạng thái cấm. IC 4044 - 4 NOR RS-FF 4.3.2. RS FlipFlop dùng cổng NAND RS – FF dùng cổng NAND (tương tự, chỉ lưu ý sự hoán chuyển ngõ ra Q và Q và các điều kiện ngõ vào) SET RESET Output 1 1 Không thay đổi 0 1 Q = 1 1 0 Q = 0 0 0 Cấm • Biến đổi cách biểu thò khác của cổng NAND Ta được mạch như sau RESET SET Q Q Q Q SET RESET FF S R Q Q S R E Q X X 0 HiZ 0 0 1 Không thay đổi 0 1 1 0 1 0 1 1 1 1 1 Cấm Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 79 Ví dụ. Cấp dạng sóng sau vào ngõ SR của mạch chốt dùng NAND, vẽ dạng sóng ngõ ra Q, giả sử ban đầu Q=0 Vì dụ trên chỉ ra rằng ngõ ra mạch chốt “nhớ trạng thái ngõ vào tích cực trước đó” và sẽ không thay đổi trạng thái cho đến khi ngõ vào còn lại tích cực. Nó được ứng dụng vào các công tắc chống dội (debounce switch). So sánh trường hợp sử dụng công tắc bình thường và trường hợp sử dụng công tắc chống dội như sau IC 74279 4 RS-FF 4.4. FLIPFLOP DÙNG XUNG CK Các hệ thống số có thể hoạt động đồng bộ hay không đồng bộ. Một hệ thống không đồng bộ, ngõ ra của mạch logic có thể thay đổi trạng thái bất cứ lúc nào khi một hay nhiều ngõ vào thay đổi Một hệ thống đồng bộ, sự thay đổi ở ngõ ra được đồng thời với tín hiệu gọi là xung clock Hầu hết các hệ thống số đều dựa vào nguyên lý đồng bộ vì mạch đồng bộ dễ thiết kế FF CK Q Q in p ut CK tích cực cạnh lên FF CK Q Q in p ut CK tích cực cạnh xuốn g Q SET RESET Vcc 1 Vout 0 S R Q Vcc Vcc R R Vout Q Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 80 4.4.1. Clock RS – FlipFlop S R CK Q 0 1 0 1 0 0 1 1 ↑ ↑ ↑ ↑ Q 0 (không đổi) 1 0 Cấm • Sơ đồ bên trong của clock SR- FlipFlop Mạch phát hiện sườn xung lên hay xuống sẽ tạo một xung hẹp ở ngõ ra (CK*). Xung này sẽ xuất hiện tại cạnh lên hay cạnh xuống của CK và tác động mở cổng cho 2 cổng NAND, mạch phát hiện sườn xung như sau 4.4.2. Các biến thể của RS – FF Để sử dụng được cả tổ hợp R=S=1, thường sử dụng các biến thể của RS-FF. Bao gồm: R-FF, S-FF, E-FF. R-FF ứng với tổ hợp cấm S=R=1 thì Q=0 và Q=1 , sơ đồ của R-FF như sau S R Q Q CLK 1 C K RESET SET Phát hiện cạnh Q Q C K CK C K CK* CK CK* C K CK CK* C K CK CK* 1 C K RESET SET Phát hiện cạnh Q Q Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 81 S-FF ứng với tổ hợp cấm S=R=1 thì Q=1 và Q=0 , sơ đồ của S-FF như sau E-FF ứng với tổ hợp cấm S=R=1 thì Q và Q giữ nguyên trạng thái (giống tổ hợp R=S=0), sơ đồ của E-FF như sau 4.4.3. Clock JK – FlipFlop • Sơ đồ bên trong của clock JK – FF J K C K Phát hiện cạnh Q Q 1 C K RESET SET Phát hiện cạnh Q Q 1 C K RESET SET Phát hiện cạnh Q Q J K Q Q CK J K CK Q 0 1 0 1 0 0 1 1 ↑ ↑ ↑ ↑ Q 0 (không đổi) 1 0 0 Q Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 82 4.4.4. D FlipFlop Ví dụ, tạo D-FF từ RS-FF 4.4.5. Biến thể của D – FF Trong thực tế còn sử dụng một biến thể của D-FF là DV-FF, ký hiệu và bảng sự thật như sau Vậy V giống như chân điều khiển: khi V=1, FF hoạt động giống D-FF, khi V=0 FF sẽ không đổi trạng thái 4.4.6. T FlipFlop 4.4.7. Các ngõ vào không đồng bộ Với các FF ở trên, các ngõ vào S-R, J-K, D xem như các ngõ điều khiển, và được gọi là các ngõ vào đồng bộ (synchronous input) vì tác động của chúng đối với ngõ ra thì đồng bộ với CK Ngoài ra hầu hết các FF cũng có 1 hay nhiều ngõ vào không đồng bộ (asynchronous input) hoạt động độc lập với ngõ vào đồng bộ và xung clock. Các ngõ vào không đồng bộ này được sử dụng để đặt ngõ ra của FF lên 1 (PRESET) hay xóa ngõ ra của FF về 0 (CLR) bất chấp các điều kiện của ngõ vào D Q Q C K 1 Q Q D C K Phát hiện cạnh D V Q Q CK V D CK Q 0 0 1 1 0 1 0 1 ↑ ↑ ↑ ↑ Q 0 (không đổi) Q 0 (không đổi) 0 1 D CK Q 0 1 ↑ ↑ 0 1 CK Q Q T CK T Q Không có CK ↓ ↓ x 0 1 Q 0 Q 0 0 Q Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 83 4.5. CÁC ỨNG DỤNG CỦA FLIPFLOP 4.5.1. Đồng bộ hóa dùng FF Hầu hết các hệ thống số đều dựa trên nguyên lý đồng bộ trong hoạt động của chúng (trạng thái tín hiệu thay đổi đồng bộ với xung clock). Trong một số trường hợp sẽ có một số tín hiệu không được đồng bộ vớ xung clock, nói cách khác là bất đồng bộ. Các tín hiệu này thường xuất hiện ở trường hợp nhấn một phím tại một thời điểm ngẫu nhiên so với xung clock, sự ngẫu nhiên này có thể đưa đến một kết quả không mong muốn. Để khắc phục điều này ta sẽ xét ví dụ sau: Ví dụ, 4.5.2. Mạch phát hiện một chuỗi ngõ vào tuần tự Trong một số ứng dụng, cần nhận biết chuỗi xung nào đến trước trong hai chuỗi xung, giả sữ ngõ ra sẽ ở mức cao nếu ngõ vào A ở mức cao trước ngõ vào B Ta chọn B làm xung CK kích cạnh lên cho mạch FF A Clock X Khóa chống dội Xung không mong muốn Clock A X PR CLR Ngõ ra 1 0 1 0 1 1 0 0 hoạt động theo CK Q=1 Q=0 không sử dụng 7474 D CK Q Q PR CLR D-FF 7476 J CK Q Q PR CLR K JK-FF A Q D CLK Q Q PR CLR X Clock X Khóa chống dội Clock Xung đồng bộ A X B X B A B X A J CLK K Q Q PR CLR [...]... Đếm tần số Clear Unknow freq Counter Unknow freq SAMPLE pulses SAMPLE pulses Clear Z Counter Display t0 GV: Nguyễn Trọng Hải Trang 100 t1 T.gian lấy mẫu t2 Bài Giảng Kỹ Thuật Số Chương 4 Mạch đếm tần số là mạch đo và hiển thò tần số của tín hiệu Ngõ vào cổng AND bao gồm các xung với tần số chua biết fx và 1 xung lấy mẫu điều khiển thời gian cho phép xung qua cổng AND vào bộ đếm Mạch đếm sẽ đếm số xung... như giờ, phút, giây Để tạo một đồng hồ số chính xác yêu cầu tần số xung clock cấp cho đồng hồ phải chính xác Đối với những đồng hồ số sử dụng pin, thường sử dụng thạch anh để tạo tần số cơ bản Đối với đồng hồ số sử dụng điện lưới ac, dùng tần số của điện lưới để tạo tần số cơ bản Trong các trường hợp trên tần số của thạch anh hay điện lưới được chia xuống thành tần số 1hz cấp cho đồng hồ 50hz 1hz 50hz... Hải Minute section Trang 102 Second section Bài Giảng Kỹ Thuật Số Chương 4 Đối với mạch đếm giờ có một số tình huống sau: 0001 Q Q Khi số hàng chục ở giá trò 0, thì bộ đếm hàng đơn vò là bộ đếm BCD Khi số hàng chục ở giá trò 1, thì bộ đếm hàng đơn vò chỉ đếm MOD3 (hiển thò giá trò giờ từ 10 đến 12 rồi trở lại 1 (cho nên mạch này phải có khả năng đặt trước số đếm) PR CLK CL K J 1 CLR CK-D CK-UP PL COBO... tần số hoàn tất như sau Unknow freq CLEAR Counter SAMPLE pulse Decoder/ Display Q Q Tp GV: Nguyễn Trọng Hải Q CLK CL K T =100ns RT PR CT Trang 101 J 1 1 10hz 1hz Bộ đếm10 Chia 10 Bài Giảng Kỹ Thuật Số Chương 4 Input pulse SAMPLE pulse T Q output counter counter clear is counter count counter stop clear display show freq is b Đồng hồ số Một trong những ứng dụng thông dụng nhất của bộ đếm là đồng hồ số, ... bằng với số FF có trong mạch Các trạng thái của FF được chuyển dần từ C -> A -> B • Bộ đếm vòng Johnson A B 1 1 1 PR D C Q CLK PR D Q CL Q 1 CL Q 1 1 CK GV: Nguyễn Trọng Hải Trang 99 Q CLK CLK CL PR D Q Bài Giảng Kỹ Thuật Số Chương 4 ck A B C Bảng trạng thái CK 0 1 2 3 4 5 6 A 0 1 1 1 0 0 0 B 0 0 1 1 1 0 0 C 0 0 0 1 1 1 0 Mạch sử dụng 3-FF nên số MOD = 6 Tổng quát, với mạch sử dụng n-FF thì số MOD là... mã nhò phân truyền từ MPU ra 4.5.5 Bộ Chia Tần Số Số MOD: là số trạng thái ngõ ra của một mạch đếm Ví dụ: một mạch đếm có chuỗi trạng thái ngõ ra sau là mạch đếm MOD 4 000 010 101 111 MOD 4 Ví dụ: xét mạch sau A LSB 1 B 1 C MSB 1 2 1 J PR Q 1 CLK 1 K PR Q 1 CLK CL Q 1 1 GV: Nguyễn Trọng Hải J K PR Q CLK CL 1 Trang 86 J Q 1 K CL 1 Q Bài Giảng Kỹ Thuật Số Chương 4 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 0... Rút gọn hàm Pr và Cl (dùng bìa K, đại số Boolean) Vẽ mạch hoàn chỉnh Ví dụ, Thiết kế mạch đếm lên nhò phân MOD6 dùng JK-FF như sau J PR Q CLK K Xác đònh số FF tối thiểu: GV: Nguyễn Trọng Hải CL Q 22 < 6 < 23 ⇒ số FF cần là 3 Trang 90 Bài Giảng Kỹ Thuật Số Chương 4 Bảng trạng thái đếm QC 0 0 0 0 1 1 0 QB 0 0 1 1 0 0 0 QA 0 1 0 1 0 1 0 Cl 1 1 1 1 1 1 0 Pr 1 1 1 1 1 1 1 Cl QA 0 1 00 1 1 01 1 1 11 0 X 10... Q2 Q3 Q4 Q5 Q6 Q7 X X HiZ 74LS374 b Vào nối tiếp/ ra nối tiếp Để cất n dữ liệu vào thanh ghi ta cần n xung CK, thời gian ghi chậm Tương tự, để xuất dữ liệu cần n-1 xung, thời gian xuất chậm Lợi điểm: ít sai Ds CK D PR Q PR Q D CLK CLK CL Q GV: Nguyễn Trọng Hải D PR Q CLK CL Q Trang 84 D PR Q CLK CL Q CL Q Os Bài Giảng Kỹ Thuật Số Chương 4 4731 CMOS thanh ghi dòch 256bit (4 bộ ghi dòch 64bit nối tiếp)... xung CK9 000 001 111 010 110 011 101 100 • Bộ đếm ở trên có 23 trạng thái khác nhau từ 000 đến 111, nó được gọi là bộ đếm MOD 8 • Với n FF có 2n trạng thái khác nhau, số MOD tối đa là MOD 2n GV: Nguyễn Trọng Hải Trang 87 Bài Giảng Kỹ Thuật Số Chương 4 4.5.6 MẠCH ĐẾM a Đếm không đồng bộ với MOD 2n • Mô hình đếm lên Q0 LSB Q Q CK Q CK CK Q Q Q Q0 LSB Q CK Q CK CK Q Q Q Mô hình đếm xuống Q0 LSB Qn MSB Q1... CLK CL GV: Nguyễn Trọng Hải CL Q Trang 89 Q 11 12 13 14 15 0 Bài Giảng Kỹ Thuật Số Chương 4 Ví dụ, thiết kế bộ đếm xuống nhò phân 4 bit dùng FF như sau (a) (c) (b) D PR Q T J CL PR Q K CLK CLK CLK CL Q PR Q Q CL Q Ví dụ, xây dựng mạch tạo xung 1Hz từ điện lưới 50Hz như sau: 50Hz 50Hz 1Hz MOD 50 counter Schmitt Trigger Điện áp lưới ac có tần số 50hz qua bộ biến đổi sin sang sóng vuông, sau đó cho qua . nhau, số MOD tối đa là MOD 2 n 000 001 010 011 100 110 111 101 8 B 5 9 1174 6 10 32 Clock 1 C A 0 1 2 3 4 5 6 7 0 1 2 Bài Giảng Kỹ Thuật Số Chương. phận= t H / T per T per t L t H CLK Chu kỳ bổn phận=t L / T per Bài Giảng Kỹ Thuật Số Chương 4 GV: Nguyễn Trọng Hải Trang 75 Mạch tuần tự có hồi tiếp: