GHẫP CHUỖI ẢO (VCAT) 3.1 GIỚI THIậ́U Vấ̀ GHẫP CHUễ̃I (Concatenation).
3.3.1. Ghộp chuỗi ảo bậc cao (VCAT của VC-n).
Ghộp chuỗi ảo bậc cao (HO-VCAT) ghộp X lần cỏc tải VC-3 hoặc VC-4 (VC- 3/4-Xc, X=1..256) thành một tải cú dung lượng gấp X lần 48384 hoặc 149760 kbit/s.
Tải được sắp xếp trong X VC-3/4 độc lập để tạo nờn một tải VC-3/4-Xv. Mỗi VC-3/4 đều cú một POH riờng. Byte POH H4 được sử dụng cho chỉ thị đa khung và dóy ghộp ảo.
38
Mỗi VC-3/4 của tải VC-3/4-Xv được phỏt độc lập qua mạng. Do trễ lan truyền của cỏc VC-3/4 khỏc nhau nờn sẽ xảy ra trễ chờnh lệch giữa cỏc VC-3/4 riờng lẻ. Trễ chờnh lệch này sẽ được bự và cỏc VC-3/4 riờng lẻ này sẽ được sắp xếp lại theo thứ tự để tạo thành một tải thống nhất. Quỏ trỡnh sắp xếp lại phải bự được trễ chờnh lệch tối thiểu 125μs.
Mỗi VC-3/4 cú mào đầu tuyến riờng. Hỡnh 3.7 trỡnh bày cấu trỳc đa khung VC- 3/4-Xv. Byte H4 của VC-3/4 được dựng để chỉ thị thứ tự SQ và chỉ thị đa khung MFI.
Hỡnh 3.7: Cấu trỳc khung VC-3/4-Xv. Bảng 3.3: Trỡnh bày dung lượng tải trọng của cỏc VC-3/4-Xv.
VC-n-Xv (X = 1…256) VC-n p Dung lượng tải trọng
VC-4-Xv VC-3-Xv VC-4 VC-3 260 84 X*149.760 Kbit/s X*48.384 Kbit/s
Để phục vụ cho việc bự trễ ở trạm đớch, phớa nguồn sắp xếp cỏc VC-3/4 lại thành đa khung. Một đa khung tổng VCAT tốc độ 512 ms được sử dụng để bự trễ trong khoảng từ 125 às đến 256 ms. Đa khung tổng gồm 256 đa khung và mỗi đa khung gồm 16 khung. Chỉ thị đa khung gồm hai phần. Phần thứ nhất sử dụng bit
125às
125às
39
[5…8] của byte H4 để chỉ thị đa khung (MFI-1). MFI-1 này tăng một đơn vị sau mỗi khung và cú giỏ trị từ 0 tới 15. Phần thứ hai là chỉ thị đa khung 8 bit (MFI-2) sử dụng cỏc bit [1…4] của byte H4 thuộc khung 0 (MFI-1=0) sẽ là cỏc bit [1…4] của MFI-2 và thuộc khung 1 (MFI-1=1) sẽ là cỏc bit [5…8] của MFI-2. MFI-2 tăng lờn 1 đơn vị sau mỗi 16 khung (1 đa khung) và cú giỏ trị từ 0 tới 255. Kết quả là đa khung tổng gồm 4096 khung và dài 512 ms (hỡnh 3.8).
Hỡnh 3.8: Cấu trỳc đa khung tổng VC-3/4-Xv.
Chỉ thị số thứ tự SQ nhận biết thứ tự cỏc VC-3/4 riờng lẻ của VC-3/4-Xv. Mỗi VC-3/4 riờng lẻ của VC-3/4-Xv cú một số thứ tự cố định duy nhất trong khoảng từ 0 tới (X-1) (hỡnh 3.9). VC-3/4 truyền trong trong cỏc khe thời gian 1, (X+1), (2X+1) … của VC-3/4-Xc sẽ cú số thứ tự là 0, VC-3/4 truyền trong cỏc khe thời gian 2, (X+2), (2X+2)….của VC-3/4-Xc sẽ cú số thứ tự là 1, vv….. VC-3/4 truyền trong cỏc khe thời gian X, 2X, 3X….của VC-3/4-Xc sẽ cú số thứ tự là (X-1). Giỏ trị của
40
dụng cỏc bit [1…4] của byte H4 thuộc khung 14 (MFI-1 = 14) sẽ là cỏc bit [1…4] của SQ và thuộc khung 15 (MFI-1 = 15) sẽ là cỏc bit [5…8] của SQ (bảng 3.4).
Hỡnh 3.9: Đa khung 32 bit (bit thứ hai byte K4). Bảng 3.4: Chỉ thị thứ tự và đa khung trong byte.
By Số thứ tự khung Số thứ tự đa khung
Bit 1 Bit 2 Bit 3 Bit Bit 5 Bit 6 Bit 7 Bit 8
Chỉ thị đa khung thứ nhất MFI1
Chỉ thị thứ tự MSB (bit 1-4) 1 1 1 0 14
Chỉ thị thứ tự LSB (bit 5-8) 1 1 1 1 15
Chỉ thị đa khung thứ 2 MSB (bit 1-4) 0 0 0 0 0
n Chỉ thị đa khung thứ 2 LSB (bit 5-8) 0 0 0 1 1
Dự trữ ( "0000" ) 0 0 1 0 2 Dự trữ ( "0000" ) 0 0 1 1 3 Dự trữ ( "0000" ) 0 1 0 0 4 Dự trữ ( "0000" ) 0 1 0 1 5 Dự trữ ( "0000" ) 0 1 1 0 6 Dự trữ ( "0000" ) 0 1 1 1 7 Dự trữ ( "0000" ) 1 0 0 0 8 Dự trữ ( "0000" ) 1 0 0 1 9 Dự trữ ( "0000" ) 1 0 1 0 10 Dự trữ ( "0000" ) 1 0 1 1 11 Dự trữ ( "0000" ) 1 1 0 0 12 Dự trữ ( "0000" ) 1 1 0 1 13 Chỉ thị thứ tự MSB (bit 1-4) 1 1 1 0 14 Chỉ thị thứ tự LSB (bit 5-8) 1 1 1 1 15
Chỉ thị đa khung thứ 2 MSB (bit 1-4) 0 0 0 0 0
41