Các đặc tính của T4260
• Đầu vào điều hưởng AM/FM với PLL tích hợp sẵn
• Hệ thống chuyển đổi lên AM (AM-IF: 10.7 MHz)
• Hệ thống chuyển đổi xuống FM (FM-IF: 10.7 MHz)
• Dải tần IF lên tới 25 MHz
Trang 64
• PLL nhanh (thời gian khóa < 1 ms)
• RF-AGC nhanh, có thể lập trình theo các bước 1dB
• IF-AGC nhanh, có thể lập trình theo các bước 2dB
• Thay đổi tần số nhanh nhờ 2 bộ chia N có thể lập trình được
• Hai bộ DAC dùng cho bộ điều hưởng tự động
• Hệ số S/N cao
• Giao diện Bus 3-dây (tín hiệu cho phép, xung nhịp và đường dữ liệu (Enable,
Clock, Data), tương thích với các vi điều khiển hoạt động ở cả hai mức 3V và 5V)
Hình 3-6: Sơ đồ khối IC T4260 Mô tả chung T4260
T4260 là bộ nhận AM/FM với một bộ PLL tốc độ cao tích hợp, một giải pháp chíp đơn dựa trên công nghệ BICMOS II của Atmel. Bộ điều khiển trở kháng thấp ở lối ra IF được thiết kế cho ADC. Tầng thúc trở kháng thấp ở lối ra IF được thiết kế cho bộ ADC của tín hiệu IF số. Khái niệm điều hưởng nhanh trong phần này được dựa trên bản quyền sáng chế của Atmel và nó cho phép thời gian khóa ít hơn 1ms cho một bước nhảy trên dải tần FM với độ rộng một bước là 12.5kHz. Biến đổi lên AM và biến đổi xuống FM cho phép một khái niệm bộ lọc tích cực. Một sự cân chỉnh điều
Trang 65
hưởng tự động được cung cấp bởi các bộ DAC có sẵn cho việc tăng ích và bù lệch. Dải tần số của IC bao chùm băng FM quảng bá cũng như băng AM. Sự tiêu tốn dòng điện thấp giúp cho người thiết kế đạt được các khái niệm tiêu thụ nguồn một cách kinh tế và nó cũng giúp cho việc giữ cho sự tiêu tán nguồn trong bộ điều hưởng ở mức thấp.
Trang 66
Mô tả chức năng T4260
T4260 thực hiện biến đổi lên đường thu AM từ tín hiệu vào RF thành tín hiệu ra IF. Một VCO và một bộ đếm gộp trước dao động nội (LO prescaler) cho AM được tích hợp để sinh ra tần số dao động nội cho bộ trộn AM. Đường thu FM phát ra tần số dao động nội tương tự, từ tín hiệu vào RF được biến đổi xuống thành tín hiệu ra IF. Lối ra IF A/D được thiết kế cho việc xử lý tín hiệu số. Tần số IF có thể được chọn trong dải từ 10 MHz tới 25 MHz. Các mạch điều khiển độ lợi tự động (AGC) được thực hiện để điều khiển các tầng tiền khuếch đại trong các đường thu AM và FM. Để việc thực hiện được cải tiến, PLL có một mức logic phân đoạn dịch 2 bit, đặc biệt được tích hợp với sự triệt tiêu sai sót, điều này cho phép thay đổi tần số nhanh chóng trong chế độ AM và FM bởi tần số bước thấp. Thêm vào đó hai DAC lập trình được, hỗ trợ điều chỉnh thông qua một vi điều khiển. Khái niệm điều hưởng kép, điện thế bên ngoài có thể được áp dụng ở lối vào của các bộ DAC, PLL bên trong có thể được tắt và bộ đệm OSC ( ở lối ra) cũng có thể được sử dụng như lối vào. Một vài bit thanh ghi (bit 0 tới bit 145) được sử dụng để điều khiển hoạt động của mạch và để lắp vào các tham số mạch điện cố định cho các ứng dụng đặc biệt. Các bít điều khiển được đưa vào trong 4 thanh ghi 8 bit, bốn thanh ghi 16 bit và 3 thanh ghi 24 bit việc này có thể được lập trình với giao thức bus 3 dây.