Tất cả các lệnh được thời gian tương đối để tăng cạnh của một tín hiệu đồng hồ. Ngoài đồng hồ, có 6 tín hiệu điều khiển, chủ yếu là hoạt động thấp, đã được lấy mẫu trên các cạnh tăng của đồng hồ:
CKE Clock Enable. Khi tín hiệu này là thấp, chip hoạt động như là đồng hồ đã ngừng. Không có lệnh này được giải thích và thời gian trễ lệnh không trôi qua. Nhà nước của các dòng điều khiển khác không có liên quan. Hiệu lực của tín hiệu này là thực sự chậm trễ của một chu kỳ đồng hồ. Đó là, các chu kỳ đồng hồ hiện tại tiến hành như bình thường, nhưng chu kỳ đồng hồ sau đây bị bỏ qua, trừ trường hợp kiểm tra đầu vào CKE một lần nữa. Hoạt động bình thường trở lại trên các cạnh tăng của đồng hồ sau khi một trong những nơi CKE được lấy mẫu cao.
Nói cách khác, tất cả các hoạt động chip khác được tính thời gian
tương đối để tăng cạnh của một đồng hồ đeo mặt nạ. Đồng hồ đeo mặt nạ là hợp lý và đồng hồ đầu vào và trạng thái của tín hiệu trong quá trình tăng cạnh trước của đồng hồ đầu vào CKE.
/ CS Chip Select. Khi tín hiệu này là cao, chip bỏ qua tất cả các yếu tố đầu vào khác (trừ CKE), và đóng vai trò như một lệnh NOP nhận được.
DQM dữ liệu Mask. (Chữ Q xuất hiện bởi vì, theo quy ước logic kỹ thuật số, dòng dữ liệu được gọi là "DQ" dòng), những tín hiệu ngăn
chặn dữ liệu I / O. Khi đi kèm với dữ liệu ghi, dữ liệu được không thực sự bằng văn bản cho các DRAM. Khi khẳng định cao hai chu kỳ trước khi một chu kỳ đọc, đọc dữ liệu không phải là đầu ra từ chip. Có là một trong DQM dòng cho mỗi 8 bit trên một chip bộ nhớ x16 hoặc DIMM.
/ RAS Row Address Strobe. Mặc dù cái tên này không phải là một nhấp nháy, nhưng thay vì chỉ đơn giản là một chút lệnh. Cùng với / CAS và / CHÚNG TÔI, lựa chọn một trong 8 lệnh.
/ Địa chỉ cột CAS Strobe. Mặc dù cái tên này không phải là một nhấp nháy, nhưng thay vì chỉ đơn giản là một chút lệnh. Cùng với / RAS và / CHÚNG TÔI, lựa chọn một trong 8 lệnh.
/ CHÚNG TÔI Viết cho phép. Cùng với RAS / và / CAS, lựa chọn một trong 8 lệnh. Điều này thường phân biệt giống như đọc lệnh từ viết giống như lệnh.
Các thiết bị SDRAM nội bộ được chia thành 2 hoặc 4 bank dữ liệu nội bộ độc lập. Một hoặc hai bank đầu vào địa chỉ (ba0 và BA1) chọn bank một lệnh hướng đến.
Nhiều lệnh cũng sử dụng một địa chỉ trình bày trên các chân đầu vào địa chỉ. Một số lệnh, có hoặc không sử dụng một địa chỉ, hoặc trình bày một địa chỉ cột, cũng sử dụng A10 để lựa chọn các biến thể.
: / CS / RAS / CAS / CHÚNG TÔI BA n A10 A n Lệnh H x x X x x x Lệnh hạn chế (không hoạt động) L H H H x x x Không hoạt động L H H L x x x Chấm dứt Burst: ngăn chặn một vụ nổ đọc, hay không nổ viết trong tiến trình.
L H L H bank L cột Đọc: Đọc một sự bùng nổ của dữ liệu từ hàng hiện đang hoạt động.
L H L H bank H cột
Đọc với Precharge tự động: Như trên, và Precharge (đóng hàng)
L H L L bank L cột Viết: Viết một sự bùng nổ của dữ liệu hàng hiện đang hoạt động.
L H L L bank H cột
Viết với Precharge tự động: Như trên, và Precharge (đóng hàng) khi thực hiện xong.
L L H H bank hàng Hoạt động (kích hoạt) : mở một hàng cho Đọc và Viết lệnh. L L H L bank L x Precharge: Tắt hàng hiện tại của bank lựa chọn. L L H L x H x Precharge tất cả: Tắt hàng hiện tại của tất cả các bank.
L L L H x x x
Tự động làm mới: Làm mới một hàng của từng bank, bằng cách sử dụng một truy cập nội bộ. Tất cả các bank phải được sạc sẵn.
L L L L 0 0 chế độ
Tải chế độ đăng ký: A0 qua A9 được nạp cấu hình chip DRAM. Các thiết lập quan trọng nhất là độ trễ CAS (2 hoặc 3 chu kỳ) và
chiều dài bùng nổ (1, 2, 4 hoặc 8 chu kỳ)
Bảng 2.1. Các lệnh dùng trong SDRAM
DDRx khác nhau SDRAM tiêu chuẩn cơ bản sử dụng lệnh tương tự, với các bổ sung nhỏ. Đăng ký chế độ bổ sung được phân biệt bằng cách sử dụng các bit địa chỉ bank, và bit địa chỉ một bank thứ ba được thêm vào.