PortE và thanh ghi TRIS E

Một phần của tài liệu Đề tài Kit thực tập PIC 16F877A (Trang 42)

Port E có 3 chân RE0 /RD/AN5, RE1/WR /AN6, RE2 /CS/AN7, có thể được cấu hình như các chân xuất nhập thông thường.

Các chân của Port E có thể trở thành các chân điều khiển cho cổng song song của VĐK khi bit PSPMODE (TRISE<4>) được set bằng 1. Trong chếđộ này, người sử dụng phải đảm bảo các chân của PortE là ngõ vào.

Ngoài ra các chân Port E còn có thể được cấu hình như các ngõ vào Analog, tại chếđộ này, khi đọc giá trị của các chân này sẽ cho ta giá trị là 0.

Thanh ghi TRISE quy định chức năng xuất nhập của Port E ngay cả khi nó được sử

dụng như các ngõ vào Analog. Phải đảm bảo các chân này được quy định là ngõ vào trong chếđộ này.

Bảng chức năng các chân Port E :

Bảng tóm tắt các thanh ghi liên quan đến Port E :

Thanh ghi TRISE :

Các bit điều khiển trạng thái của Port song song

Bit 7 IBF : Bit trạng thái báo buffer ngõ vào đầy

1 : Một từ (word -16bit) được nhận vào và đang được đọc bởi CPU 0 : Không có từ nào được nhận vào

Bit 6 OBF: Bit trạng thái báo buffer ngõ ra đầy

1 : Buffer ngõ ra vẫn còn giữ một từđã được đọc trước đó 0 : Buffer ngõ ra đã được đọc.

Bit 5 IBOV: Bit báo trạng thái buffer ngõ vào tràn ( trong chếđộ Vi xử lí)

1 : Chu kì ghi mới đã bắt đầu nhưng giá trị cũ vẫn còn trang buffer ( phải

Bit 4 PSPMODE: Bit chọn chếđộ cổng song song cho Port D 1 : Port D được cấu hình như cổng song song

0 : Port D cấu hình như ngõ xuất nhập thông thường Bit 3 Không sử dụng, đọc là ‘0’

Các bit xác định xuất nhập của Port E:

Bit 2 Bit 2: Xác định chiều xuất nhập cho chân RE2/CS/AN7 1 : Ngõ vào

0 : Ngõ ra

Bit 1 Bit 1: Xác định chiều xuất nhập cho chân RE1/WR/AN6 1 : Ngõ vào

0 : Ngõ ra

Bit 0 Bit 0: xác định chiều xuất nhập cho chân RE0/RD/AN5 1 : Ngõ vào

CHƯƠNG II : B ĐỊNH THI

Một phần của tài liệu Đề tài Kit thực tập PIC 16F877A (Trang 42)