Sự hỗ trợ của EDA với thiết kế là rất lớn, ở đây ta chỉ đ−a ra h−ớng tổng quát về sự trợ giúp của nó với thiết kế, còn cụ thể ta sẽ nói đến ở ch−ơng saụ
Phần mềm thiết kế ISE có khả năng đ−a thiết kế vμo trong các PLD (Programmable Logic Device) đ−ợc chọn lựa cũng nh− các b−ớc thực hiện thiết kế −a dùng. Nhìn chung các b−ớc tiến hμnh thiết kế cho FPGA vμ CPLD lμ giống nhau, ng−ời thiết kế có thể nhập vμo một thiết kế d−ới dạng một sơ đồ hoặc dạng HDL (VHDL, Verilog, hoặc ABEL). Một thiết kế có thể bao gồm cả d−ới dạng sơ đồ vμ HDL. Phần mềm ISE đ−ợc kết hợp với bộ mô phỏng MXE đ−a ra khả năng mô phỏng vμ kiểm tra chức năng của VHDL.
Bộ mô phỏng MXE đ−a ra một biểu đồ kiểm tra, nó cho phép ng−ời dùng đ−a ra các mẫu thử để test các chức năng trong quá trình tổng hợp (đ−ợc gọi lμ TestBencher). Quá trình tổng hợp một thiết kế đ−ợc thực hiện theo các b−ớc d−ới đâỵ
1. Translate - Dịch thiết kế vμ cho chạy kiểm tra theo qui luật thiết kế .
2. Map - Tính toán vμ cấp phát tμi nguyên trong thiết bị đích. 3. Place and Route - Xắp đặt các khối logic, định cấu hình phù hợp với các vị trí logic vμ sử dụng các tμi nguyên định tuyến .
4. Generate Programming File - tạo ra dòng các bit ch−ơng trình (Tạo filẹBit).
Các công cụ phần mềm tổng hợp thiết kế của ISE :
* Việc nhập thiết kế có vμi cách khác nhau vμ công cụ để tổng hợp thiết kế chính lμ tổng hợp mã nguồn đ−ợc viết d−ới dạng VHDL, Verilog,
ABEL sang dạng file netlist. Các thiết kế d−ới dạng sơ đồ đ−ợc chuyển đổi sang mã nguồn VHDL hoặc Verilog mμ các mã nguồn nμy đ−ợc tổng hợp bằng XST theo dạng thông th−ờng.
* StateCAD lμ một công cụ phần mềm cho phép nhập thiết kế d−ới dạng đồ hoạ theo nhóm các trạng thái, nhóm các trạng thái nμy sẽ đ−ợc dịch ra HDL vμ đ−ợc đính vμo trong phần mềm ISẸ
* Bộ mô phỏng MXE có thể đ−ợc sử dụng cho việc mô phỏng cả về thời gian vμ chức năng .
* HDL Bencher : Tạo ra các biểu đồ kiểm tra cho phép mô phỏng thiết kế ở dạng test.
* Implemention : Công cụ thực thi nμy có một vμi b−ớc vμ sẽ đ−ợc giới thiệu kỹ hơn trong các phần sau thông qua các ví dụ cụ thể .
* iMPACT Programmer : Modul nμy cho phép nạp ch−ơng trình vμo thiết bị đích ( Lúc nμy cáp JTAG cần phải đ−ợc nối với cổng song song của máy tính. )
* CHIP VIEWER : Công cụ nμy đ−ợc sử dụng để kiểm tra thiết kế sau khi đã thực thi cấu hình, chỉ ra việc kết nối giữa các chân của thiết bị .
* Xpower : Cho phép tính toán khả năng tiêu thụ nguồn của thiết kế khi chạy trong thiết bị đích .
CHƯƠNG 4
THIẾT KẾ BỘ LỌC TÍN HIỆU SỐ DẠNG FIR
Ở chương này chỳng ta sẽ đi thiết kế và hiện thực hoỏ một bộ lọc số dạng FIR theo quan điểm “Mụ hỡnh hoỏ đối tượng”.Qua đú chỳng ta sẽ hiểu rừ hơn về phương phỏp thiết kế thiết kế theo mụ hỡnh hoỏ đối tượng (MBD) mà ở chương trước chỳng ta đó đề cập. Để đưa ra được một cấu hỡnh tổng quỏt cho bộ lọc FIR chỳng ta đi vào xem xột kết cấu của bộ lọc FIR.