Bộ biếnđổi ADC:

Một phần của tài liệu thiết kế bộ lọc tín hiệu số trên công nghệ fpga với công cụ matlab và eda của xilinx (Trang 31 - 33)

1.2.2.1. Sơđồ khối chức năng của bộ ADC:

Bộ biến đổi ADC nhận đầu vào là tớn hiệu tương tự (Analog) và nú cho đỏp ứng tại đầu ra là tớn hiệu số (Digital) là ỏnh xạ tuyến tớnh của tớn hiệu tại đầu vàọCũng như bộ biến đổi DAC, bộ biến đổi ADC cú nhiều phương phỏp khỏc nhau song phổ

biến nhất là bộ biến đổi ADC sử dụng bộđếm thuận ngược được mụ tả trong sơđồ

khối chức năng.

Nguyờn lý làm việc của khốiADC:

+ khi Uin = Vn >Vp thỡ đầu ra của OA cú mức 0 dẫn đến counter sẽđếm lờn

điện thế Vp sẽ tăng dần theo hỡnh bậc thang, tốc độ tăng của nú phụ thuộc vào tần số xung Clock. Do tần số xung Clock rất lớn hơn tần số tớn hiệu của Uin nờn Vp sẽ

tăng rất nhanh và đuổi kịp Vn.

+ Khi Vp > Vn=Uin thỡ đầu ra của OA cú mức 1 dẫn đến counter đếm xuống. Cứ thế tại đầu ra của OA luụn cú trạng thỏi 0 hoặc 1làm cho counter luụn thay đổi hướng đếm do đú Vp luụn bỏm sỏt điện ỏp tớn hiệu đầu vào ( Uin).

+Tớn hiệu số tại đầu ra của counter sẽ được đưa ra Data Bus khi gặp xung chốt dữ liệụ Xung chốt dữ liệu là xung Cp lấy từ xung Clock thụng qua bộ chia tần. Xung Cp chớnh là tần số lấy mẫu luụn phải thoả món :

f(Cp)≥ 2fmaxtinhieu

1.2.2.2 Sơđồ nguyờn lý bộ chuyển đổi ADC theo phương phỏp xấp xỉ liờn tục:

Hỡnh 1.18: Sơđồ nguyờn lý ADC.

Sơ đồ này chỉ mang tớnh chất minh hoạ. Ởđõy Data Bus 4bớt, tớn hiệu Analog

được biểu diễn bởi 16 số. Dựng 2IC đếm 74LS194 cú điều khiển hướng đếm và dàn số đếm. IC 74LS194a kết hợp với thang điện trở 1R và 2R tạo thành bộ biến đổi DAC được điều khiển hướng đếm (up/down) phụ thuộc vào trạng thỏi (0 hoặc 1 ) của OẠ

Tớn hiệu Analog giảđịnh được phỏt bởi mỏy phỏt Function Generator với tớn hiệu hỡnh sin tần số 20Khz, biờn độ 2V và điện ỏp thềm Vref = 2.1v.

Bộ biến đổi ADC trờn đó được kiểm chứng trờn phần mềm WORKBENCH_5.12 cho kết quả dạng súng tương đối khả quan..

Khi quan sỏt tớn hiệu trong khoảng thời gian hẹp ta thấy rừ bộ đếm luụn cho mức lượng tử bỏm sỏt tớn hiệu đầu vào Uin như vậy sai số biờn độ của hệ thống là:

M=1/2 đv lượng tử.

M=(1/2(n+1))* 100/100 Trong đú n:số bớt của Data Bus Như vậy số bớt của Data Bus càng lớn thỡ sai số càng nhỏ.

Hỡnh 1.19: Dạng súng của ADC.

Một phần của tài liệu thiết kế bộ lọc tín hiệu số trên công nghệ fpga với công cụ matlab và eda của xilinx (Trang 31 - 33)