SURPASS hiQ9200 Softswitch
3.3.3.1. SG và OAM&P Agent
SG và OAM& P được tạo ra trên mặt bằng tài nguyên hệ thống SRP và mặt bằng này hoạt động dựa trên phần cứng điều khiển hệ thống mạng báo hiệu SSNC. SSNC sẽ được giới thiệu ở phần sau.
3.3.3.2. Call Feature Server (CFS)
CFS được tạo ra trên mặt bằng dịch vụ mạng NSP và mặt bằng điều khiển truyền thông MCP.
a) Mặt bằng dịch vụ mạng NSP
Trong HiQ 9200, NSP dựa trên bộ xử lý trung tâm là CP113C với khả năng xử lý là 4 Mio BHCA (1100 calls/s).
NSP của HiQ 9200 là một hệ thống phân tán, với một bộ xử lý dự phòng BAP và 16 bộ xử lý chính CAPs. Các bộ xử lý CAP này hoạt động theo phương thức chia tải.
b) Mặt bằng điều khiển truyền thông MCP
MCP hiện tại được tạo ra trên các khối LTG. Nhiệm vụ của MCP là xử lý một số các giao thức báo hiệu cho lưu lượng thoại như ISUP, TCAP, và INAP.. Có tất cả là 1512 MCP được cấu hình theo từng khối, mỗi MCP điều khiển 120 cổng truyền thông và có thể phục vụ lên tới 1000 thuê bao.
3.3.3.3. Packet manager (PM)
PM bao gồm một số các module MGI – LTG. Cấu trúc của PM dựa trên các khối điều khiển gói PCU. Nhiệm vụ của các PCU là xử lý các giao thức báo hiệu để giao tiếp với mạng dữ liệu. Cụ thể lŕ nó chịu trách nhiệm chuyển đổi các bản tin báo hiệu vŕ sau đó truyền tới mạng đýờng trục IP, ví dụ các bản tin từ NSP/MCP đýợc chuyển đổi thŕnh các bản tin MGCP/H.323 vŕ đýợc gửi tới các điểm cuối có lięn quan nhý SURPASS hiG, SURPASS hiQ 20, SURPASS hiR… PCU cung cấp các giao diện Ethernet với tốc độ 10/100 bT.
3.3.3..4 Cấu trúc phần cứng của hiQ 9200
Các khối nhóm trung kế LTG
Khối điều khiển hệ thống báo hiệu SSNC Khối mạng chuyển mạch SND
Khối bộ đệm dữ liệu MBD Khối xử lý CP113C
Về cấu trúc phần cứng, hiQ 9200 nâng cấp và sử dụng lại một số thành phần trong tổng đài chuyển mạch kênh EWSD như sử dụng lại các nhóm trung kế LTG, nâng cấp bộ điều khiển mạng kênh chung CCNC trong EWSD thành SSNC, nâng cấp khối chuyển mạch SN A/B thành SND (SN phiên bản D), nâng cấp bộ xử lý thành CP113C.
Kiến trúc phần cứng của hiQ 9200
Hình 3.5: Kiến trúc phần cứng của hiQ 9200 1. Khối nhóm trung kế LTG
Trong hiQ 9200, LTG không thực hiện kết nối lưu lượng. Nhiệm vụ chính của nó là thực hiện điều khiển phân tán cho việc thiết lập cuộc gọi và xử lý báo hiệu cuộc gọi nhằm giảm tải cho bộ xử lý chính CP. Chức năng xử lý báo hiệu cuộc gọi của LTG bao
gồm: báo hiệu tới các node khác, các thuê bao và PBX. Nó tạo ra các bản tin báo hiệu và thực hiện tiền đánh giá các bản tin báo hiệu nhận được để chuyển tiếp tới CP. Ngoài ra nó còn thực hiện tạo ra các âm báo hiệu có thể nghe thấy được cho các thuê bao và đánh giá DTMF.
Các trung kế TDM trong các tổng đài PSTN/ISDN không kết nối bằng các đường vật lý với các LTG của hiQ 9200 mà các trung kế này được kết nối tới cổng truyền thông hiG. Trong hiQ 9200, các đường “trung kế ảo” được thiết lập và điều khiển bởi các LTG.
Trong hiQ 9200, các LTG kết nối với mạng chuyển mạch SN thông qua các kênh mang SDC. Tốc độ truyền dẫn trên SDC từ LTG tới SN và ngược lại là 8 Mb/s. Mỗi hệ thống ghép kênh 8 Mb/s này có 127 khe thời gian. Trong đó, mỗi khe với tốc độ 64 Kb/s dành cho thông tin báo hiệu SS7. Khe thời gian TS0 chứa các bản tin nội bộ giữa LTG, CP và SSNC.
Các LTG luôn truyền và nhận thông tin thoại thông cả hai thành phần của mạng chuyển mạch SN0 và SN1. Trong đó một bộ phận luôn ở trạng thái chờ và có thể truyền và nhận lưu lượng ngay tức thời khi có sự cố xảy ra. LTG chỉ xử lý lưu lượng với bộ phận SN ở trạng thái kích hoạt.
2. Khối điều khiển hệ thống báo hiệu SSNC
SSNC được sử dụng trong hiQ 9200 để điều khiển hệ thống báo hiệu số 7. Nó thực hiện việc phân phối, định tuyến các bản tin SS7 và cung cấp các chức năng của các giao thức phần truyền bản tin MTP và phần điều khiển kết nối báo hiệu. SCCP. SSNC còn có thể được sử dụng như một điểm chuyển giao báo hiệu hay một điểm kết cuối báo hiệu. Trong hiQ 9200, SSNC được kết nối với mạng quản lý thông qua giao diện V24/LAN.
Các thành phần chính của SSNC bao gồm: a) Bộ xử lý chính MP
Bao gồm:
- Bộ xử lý MP: OAM: làm nhiệm vụ xử lý các công việc liên quan đến vận hành, quản lý và bảo dưỡng của SSNC.
- Bộ xử lý MP: SLT: xử lý nhiệm vụ MTP mức 2 và mức 3 hoặc làm nhiệm vụ biên dịch tiêu đề chung GTT.
- Bộ xử lý MP: SM/ MP: STATS: có chức năng quản lý báo hiệu hoặc thống kê. Trong một thời điểm chỉ có một bộ xử lý được dùng.
- Bộ xử lý MP: NP: được dùng nếu SSNC phải thực hiện chức năng như một Server mang số LNP
b) Card giao diện đường dây LIC
Card LIC có nhiệm vụ chuyển đổi các luồng bản tin báo hiệu đến từ mạng SS7 theo phương thức truyền tải đồng bộ STM với tốc độ truyền dẫn 2 Mb/s thành luồng để đi đến mạng chuyển mạch ATM ASN theo phương thức truyền tải không đồng bộ ATM với tốc độ truyền dẫn là 207 Mb/s.
Trong SSNC, ở phía nối với ASN mỗi card LIC được kết nối với bộ ghép kênh ATM bằng các đường có tốc độ 207 Mb/s. Ở mặt khác mỗi card LIC kết nối với 8 luồng PCM (2 Mb/s). Mỗi Luồng 2 Mb/s có thể chứa tối đa 31 đường báo hiệu SS7 tốc độ 64 Kb/s. Hoặc có thể coi luồng 2 Mb/s như một đường báo hiệu SS7 tốc độ cao.
c) Mạng chuyển mạch ATM ASN
ASN là thành phần dự phòng của hệ thống truyền tải nội bộ trong SSNC. ASN cung cấp các kết nối giữa tất cả các bộ xử lý và các thành phần trong SSNC. ASN bao gồm 2 thành phần là bộ ghép kênh/ phân kênh ATM (AMXE) và module chuyển mạch ATM.
3. Khối chuyển mạch SND
Phân hệ chuyển mạch SND trong hiQ 9200 không có chức năng chuyển mạch các luồng lưu lượng, nó chỉ làm nhiệm vụ chuyển mạch, thực hiện trao đổi các bản tin nội bộ giữa các thành phần LTG, SSNC, và CP trong hiQ 9200. SN có cấu trúc kép bao gồm SN0 và SN1. Trong đó 1 SN làm nhiệm vụ dự phòng. Tất cả mọi cuộc gọi đều được kết nối đồng thời tới hai SN nhưng LTG chỉ lấy dữ liệu đầu ra SN ở trạng thái hoạt động và đưa ra luồng PCM. Nếu SN hoạt động bị lỗi, SN dự phòng sẽ chuyển sang trạng thái hoạt động. Trong hiQ 9200, SND có thể nối với tối đa là 2016 LTG. Chuyển mạch trong SN theo nguyên lý T-S-T (đổi khe thời gian, đổi luồng, đổi khe thời gian)
Các chức năng chính của SND bao gồm:
- Kết nối kênh người sử dụng giữa các LTG (các kết nối tạm thời) bằng việc thiết lập các kết nối tạm thời, song hướng giữa hai LTG.
- Trao đổi bản tin nội bộ giữa các bộ xử lý của LTG, SSNC và CP qua kênh phân phối bản tin cố định MCH.
- Kết nối trao đổi bản tin báo hiệu số 7 giữa kênh báo hiệu số 7 trên các luồng PCM nối vào LTG và SSNC
- SND bao gồm 2 khối chức năng cơ bản là: SNMUX và SNMAT a) Bộ ghép kênh mạng chuyển mạch SNMUX
- SNMUX được dùng để kết nối và ghép kênh/ phân kênh các kênh mạng SDC của 126 LTG. Một SND bao gồm 16 SNMUX trong SN0 và 16 SNMUX trong SN1.
- SNMUX 0-0 cho tới SNMUX 0-15 cho SN 0 - SNMUX 1-0 cho tới SNMUX 1-15 cho SN 1 b) Ma trận mạng chuyển mạch SNMAT
- MATM thực hiện nhiệm vụ chuyển mạch các bản tin nội bộ trong hiQ 9200. Một - SNMAT có thể kết nối tới 16 SNMUX. SNMAT có thể có tối đa là 8 module. c) OML920
OML920 là cáp quang dùng để kết nối giữa SNMUX và SNMAT. Mỗi SNMUX yêu cầu phải có 2 OML920.
4. Bộ đệm MBD
MB là một trong những thành phần tác nghiệp của node mạng có chức năng chính là điều khiển các giao diện và thông tin về kết nối trên các giao diện :
Các kênh bản tin từ/tới LTG kết nối thông qua các luồng SDC 8 Mb/s nối tiếp với mỗi kênh tốc độ 64 Kb/s bao gồm các bản tin cho việc thiết lập kết nối, các bản tin cho việc vận hành, bảo dưỡng cho hệ thống. MBD sẽ phân tích các nhãn định tuyến tức là thông tin về địa chỉ trong các gói bản tin báo hiệu
Các kênh báo hiệu từ/tới các thành phần điều khiển SN cũng ở trong các luồng SDC. Tốc độ trên mỗi kênh báo hiệu là 64 Kb/s
MDB bao gồm có 4 thành phần:
a) Module MBDH: Xử lý các giao diện HDLC tới các LTG và SN. Số LTG tối đa có thể kết nối tới một MDBH là 252 và nhỏ nhất là 63. Tương đương, số MBDH tối thiểu có thể có trong MBD là 1, tối đa có thể lên tới 8.
b)Module MBDA: Được kết nối với SSNC thông qua 2 đường ATM 207 Mb/s. Mỗi module có thể xử lý 24000 bản tin SS7 (ISUP - MSU) trên 1 giây. Trong hiQ 9200, có thể có tối đa 5 MBDA, tối thiểu là 1 MBDA.
c) Module MBDC: Được coi như bộ phát bản tin CP, module này cũng thực hiện điều khiển MBD trong trường hợp hồi phục hệ thống và tái khởi động hệ thống hoàn thành.
d) Module MBDCG: Thu các tín hiệu đồng hồ tham chiếu từ CCG và đưa nó tới module SN. Đồng thời nó cũng cung cấp cho các module MBD tín hiệu đồng hồ hệ thống MBD.
5. Bộ xử lý CP113C
CP 113C là hệ thống đa xử lý cấu trúc module hoạt động theo nguyên tắc chia tải, có khả năng dự phòng cao nhờ cấu trúc kép ở những bộ phận quan trọng, sử dụng các bộ vi xử lý có tính năng cao và có dung lượng là 4 triệu BHCA.
CP113 có các chức năng:
- Chức năng xử lý cuộc gọi: bao gồm thực hiện thiết lập cuộc gọi, biên dịch số, phân vùng, lựa chọn tuyến thông qua khối chuyển mạch SN, tích cước, giám sát và quản lý mạng
- Chức năng vận hành và bảo dưỡng: Là đầu vào và đầu ra đến các bộ nhớ nội, thông tin với các đầu cuối thực hiện chức năng vận hành và bảo dưỡng để quản lý cơ sở dữ liệu, chỉ thị cảnh báo
- Chức năng giám sát: Giám sát tất cả các thành phần chức năng của hiQ 9200, dò tìm và phân tích lỗi.
Các thành phần của CP113C:
- Các bộ xử lý cơ bản BAP và xử lý cuộc gọi CAP - Các bộ xử lý bắc cầu ATM AMP
- Các bộ điều khiển vào/ra IOC và các bộ xử lý vào/ra IOP Bộ nhớ chung CMY
a) Bộ xử lý BAP
Bao gồm hai bộ xử lý là bộ xử lý chính BAPM và bộ xử lý dự phòng BAPS. BAPM làm thực hiện các chức năng quản lý và chức năng xử lý cuộc gọi. BAPS chỉ thực hiện xử lý cuộc gọi. Nếu BAPM bị lỗi, BAP sẽ trở thành bộ xử lý chính và kiêm luôn chức năng quản lý.
b) Bộ xử cuộc gọi CAP
CP113C có tất cả 10 CAP. Các CAP là các bộ xử lý chuyên dụng để thực hiện chức năng xử lý cuộc gọi. Các bộ xử lý này làm việc theo phương thức chia tải. Các CAP này cùng với BAPM và BAPS tạo ra chế độ dự phòng n+1 cho hệ thống.
c) Bộ xử lý bắc cầu ATM AMP
Bao gồm hai bộ AMP là AMP0 và AMP1. Các AMP đưa ra giao diện giữa các thiết bị ATM trong SSNC và CP113C. Chức năng chính của AMP là chuyển đổi giao giữa khuôn dạng ATM để đưa tới SSNC và khuôn dạng bản tin IP trong hiQ 9200.
d) IOC và IOP
Mỗi IOC tạo ra một giao diện chung tới bộ nhớ dùng chung CMY cho tối đa 16 bộ xử lý vào/ra IOP thông qua bus BIOC.
e) Bộ nhớ dùng chung CMY
Chứa cơ sở dữ liệu cho tất cả các bộ xử lý. Hệ thống bao gồm 2 CMY là CMY0 và CMY1 để đảm bảo độ sẵn sàng ở mức cao nhất. Hai CMY này có thể được truy nhập bởi tất cả các bộ xử lý, bộ điều khiển IOC, cũng như bởi IOP thông qua hệ thống bus BCMY0 và BCMY1. Trong hoạt động bình thường cả hai CMY đều thực hiện ghi, đọc dữ liệu một cách đồng thời. Tuy nhiên, khi cần 2 CMY này có thể hoạt động riêng rẽ.