- Phân tích các sơ đồ.
4.3.4.1. Khâu đồng pha.
Có nhiệm vụ tạo điện áp tựa Urc ( th-ờng gặp là điện áp răng c-a tuyến tính ) trùng pha với điện áp anod của Tiristor.
Hỡnh 4.17:Sơ đồ điện ỏp ra của khõu đồng pha a và khõu đồng pha b.
Sơ đồ hình (a) đơn giản, dễ thực hiện với số linh kiện ít nh-ng có thể thấy trên đồ thị dạng đ-ờng cong điện áp đ-ợc mô phỏng bằng phần mềm TINA thì chất l-ợng điện áp tựa là không tốt. Hơn nữa góc mở lớn nhất của van bị hạn chế do điện áp tựa không biến thiên hết 180o.
Sơ đồ hình (b) là sơ đồ tạo điện áp tựa dùng transistor. Sơ đồ này khắc phục đ-ợc nh-ợc điểm về dải điều chỉnh của sơ đồ dùng điốt. Sơ đồ hình (c) dùng bộ ghép quang cũng cho ta dạng điện áp tựa nh- của hình (b) nh-ng điện áp tựa nằm trên trục hoành do transistor là loại npn. Chất l-ợng điện áp tựa của hai sơ đồ này là nh- nhau. Ưu điểm của sơ đồ này là không cần máy biến áp đồng pha nên dễ chế tạo và lắp đặt hơn. Tuy nhiên cả ba sơ đồ này đều có chung nh-ợc điểm là việc mở, khóa của Transistor trong vùng điện áp lân cận 0 là thiếu chính xác làm cho việc nạp và xả của tụ trong vùng điện áp đồng pha lân cận 0 là không đ-ợc nh- ý muốn.
Sơ đồ hình (d) là sơ đồ dùng vi mạch. Các vi mạch này ngày nay đ-ợc chế tạo ngày càng nhiều, chất l-ợng ngày càng cao, ứng dụng vào thiết kế mạch đồng pha cho chất l-ợng điện áp tựa tốt.
Hỡnh 4.18: Sơ đồ điện ỏp ra của khõu đồng pha c và khõu đồng pha d.
* Hoạt động của sơ đồ: Khi UA >0 thì A1 lật trạng thái UB >0. Khi UA <0, A1 lật trạng thái UB <0. ( A1 là mạch so sánh điện áp đồng pha UA với đất ). Điện áp tại B là xung vuông. Khi UB >0 thì điốt D thông, transistor khóa, tụ C
đ-ợc nạp điện với hằng số thời gian là R1C. Khi UB<0 D khóa, transistor mở,
tụ C phóng điện qua transistor. Mô phỏng sơ đồ hình (d) bằng phần mềm TINA ta đ-ợc hai sơ đồ trên thì ta thấy rằng chất l-ợng điện áp tựa của nó tốt hơn hẳn so với ba sơ đồ trên. Do vậy ta sẽ lựa chọn nó để thiết kế khâu đồng pha cho mạch điều khiển của hệ thống lọc bụi tĩnh điện.