L ời nĩi đầu
1. Vai trị chức năng của DSP và FPGA
1. Vai trị chức năng của DSP và FPGA
1.1. Xử lí tín hiệu số
Xử lí tín hiệu số (DSP) là một trong những cơng cụ hữu hiệu nhất gĩp phần phát triển khoa học và kĩ thuật của thế kỉ XXI trong các lĩnh vực: viễn thơng, y học, sĩng vơ tuyến và định vị tàu ngầm, tái tạo âm thanh,... và vật lí thực nghiệm. Mỗi một lĩnh vực đều đã phát triển cơng nghệ xử lí tín hiệu số chuyên sâu nhờ các giải thuật, các phương trình tốn học và các kĩ thuật đặc biệt hố. Lĩnh vực nghiên cứu DSP liên quan đến hai nhiệm vụ: nghiên cứu về ý tưởng tổng quát để ứng dụng vào lĩnh vực dự định phát triển và nghiên cứu về các kĩ thuật đặc biệt hố đối với phạm vi quan tâm. Do vậy, nghiên cứu kĩ thuật DSP thơng qua ứng dụng FPGA đang cho những khả năng ứng dụng trong nhiều lĩnh vực khác nhau nĩi chung, đặc biệt trong các hệ phổ kế hạt nhân nĩi riêng.
Ngày nay, DSP là cơng cụ rất cần thiết và hữu ích được ứng dụng trong khoa học - cơng nghệ để xây dựng thiết bị hạt nhân nĩi chung và hệ phổ kế gamma nĩi riêng. Các hệ phổ kế gamma dựa trên DSP đã được phát triển và thương mại hố bởi các hãng nổi tiếng như ORTEC, CANBERRA. Nhờ ứng dụng DSP nên các hệ thiết bị đĩ cĩ nhiều ưu điểm nổi trội hơn như: đa năng, gọn nhẹ, nhanh và hiệu quả hơn khi thu nhận và xử lí dữ liệu, phân tích phổ, mơ phỏng tín hiệu.
Hiện nay, hệ phân tích đa kênh chuyên dụng ghép nối với máy tính đã được nghiên cứu, phát triển tại một số Viện nghiên cứu và Trường đại học trong nước. Hệ phổ kế gamma dùng với đầu dị bán dẫn địi hỏi chất lượng cao hơn về mặt ổn định của phổ, do đĩ địi hỏi cần ổn định được khả năng phân giải, độ dịch chuyển phổ, thời gian chết, tốc độ truyền dữ liệu. Về nguyên tắc, cĩ hai phương pháp để tiến hành việc xử lí tín hiệu số:
- Thứ nhất, sử dụng bộ xử lí tín hiệu số chuyên biệt (DSPs) đã được thương mại hố,
- Thứ hai, sử dụng dịng FPGA với ngơn ngữ VHDL để thực hiện.
Trong khuơn khổ giáo trình này, phương án thứ hai đã được lựa chọn để trình bày với việc sử dụng ngơn ngữ VHDL lập trình, tạo mã nguồn, biên dịch và nạp thiết kế vào dịng FPGA nhờ các bản mạch SPARTAN-3x của hãng Xilinx qua mơi trường phát triển tích hợp ISE, hoặc mơi trường Max+plus II của hãng Altera với dịng vi mạch EPM7160E bằng phương pháp liên kết cổng logic.
1.2. Mảng các phần tử logic lập trình được
a. Giới thiệu
Mảng các phần tử logic lập trình được là các vi mạch số tích hợp (IC) chứa các khối logic định được cấu hình cùng với phép liên kết trong giữa các khối định cấu hình đĩ. Trên hình 5.1 mơ tả mối liên kết trong lập trình được và các khối luận lí khả lập trình.
Với cấu trúc định cấu hình các chức năng (hay khả lập trình) của FPGA cho phép nĩ hoạt động đa dạng và xử lí linh hoạt các quá trình truyền-nhận dữ liệu, giao tiếp cả trong lẫn ngồi theo nhiều cấu hình khác nhau. Tùy thuộc vào cách tổ chức mạch mà FPGA cĩthể được lập trình một lần, hoặc cĩ thể tái lập trình nhiều lần.
Vào năm 1984, hãng Xilinx đã thiết kế một dịng IC gọi tên FPGA, và dịng FPGA đầu tiên này dựa trên cơ sở CMOS với việc sử dụng các tế bào SRAM để định cấu hìnhcác chức năng. Thiết kế trước đĩ đã dựa vào bảng tra cứu (LUT) cĩ 3 ngõ vào của khối logic khả lập trình như đã biểu diễn trong hình 5.2. Từ mạch luận lí gồm các cổng-cửa, FPGA chuyển bảng chân trị gán cho các ngõ dữ liệu của bộ nhân, cho nên ngõ ra y của LUT thay đổi theo dữ liệu ngõ vào a, b, c. Cĩ thể kết hợp LUT với một hoặc nhiều bộ nhân khác và một hoặc nhiều bộ lật trạng
thái, như trong hình 5.3 để hình thành khối logic lập trình cơ bản hồn chỉnh bao gồm một số lượng lớn các khốilogic lập trình dùng trong FPGA.
Liên kết nội khả lập trình Khối logic khả lập trình
Hình 5.1: Cơ cấu FPGA đơn giản.
1 2 3 1 16 2 1 2 a b c y 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1
Chức năng yêu cầu Bảng sự thật LUT lập trình được
000 001 010 011 100 101 110 111 a b c a b c c b a y( & ) y B o ä n h ân đ a n hi ệm
Hình 5.2: Cấu hình một bảng tra cứu với dữ liệu nhập/xuất.
Hiện nay, việc ứng dụng FPGA luơn đi cùng với phần mềm lập trình tinh vi, chẳng hạn phần mềm ISE của hãng Xilinx, hoặc Max+Plus II của hãng Altera là các phần mềm thương mại, chuyên nghiệp phục vụ nghiên cứu và ứng dụng thực tiễn cĩ tính năng động và chất lượng cao. Mục đích chính của phần mềm là cung cấp cho người thiết kế những đặc trưng cơ bản của mơi trường tích hợp ISE, hoặc Max+Plus II, cho phép người sử dụng cĩ thể đưa ra các thiết kế mềm dẻo để đạt được mục đích của thiết bị.
LUT 3 ngõ vào Nhịp a b c d FF Bộ nhân y q
Hình 5.3: Một khối logic lập trình cơ bản trong FPGA.
Các phần mềm này cho phép trợ giúp trực tiếp trên giao diện của chương trình và là cơng cụ hỗ trợ đắc lực cho việc thiết kế và lập trình cĩ hiệu quả. Cĩ bốn thủ tục cơ bản và liên tiếp nhau để thiết kế một FPGA hồn chỉnh là: khởi tạo chương trình, thiết kế dự án, biên dịch dự án đĩ và nạp trình thiết kếvào vi mạch tích hợp loại đặc chủng. Và cĩ hai phương pháp chủ yếu để lập trình cho FPGA là phương pháp chuyên nghiệp và phương pháp tiết kiệm.
b. Tích hợp các chức năng của FPGA
Để đáp ứng nhu cầu lưu phổ năng lượng của hệ phổ kế cần phải sử dụng bộ nhớ cĩ dung lượng đủ lớn và yêu cầu này được thoả khi sử dụng FPGA, bởi FPGA bao gồm một khối tương đối lớn RAM được tích hợp và gọi là khối RAM được tổ chức theo cấu trúc ma trận nhưbiểu diễn trong hình 5.4, dung lượng của các khối RAM nằm trong khoảng vài trăm ngàn bit đến vài triệu bit, và các khối này cĩ thể được sử dụng cho các mục đích đa năng.
Trong hình 5.5 thể hiện một FPGA chứa đựng các khối nhúng gồm bộ cộng, bộ nhân, bộ tích luỹđể hình thành bộ nhân tích lũy (MAC) khi kết hợp số lượng lớn các khối logic khả lập trình với nhau.
X + MAC Y[(2n-1):0] A[n:0] B[n:0] Bộ nhân Bộ cộng Bộtích lũy Hình 5.5:Kết hợp các bộ nhân, cộng, tích luỹđể hình thành bộ nhân tích luỹ.