CHƯƠNG 2: MỘT SỐ GIẢI PHÁP NÂNG CAO CHẤT LƯỢNG
2.2.4. Tạp của bộ dao động với mạch PLL
2.2.4.3. Phổ tạp pha PLL
Vì các nguồn tạp là không tương quan với nhau, nên phổ tạp tương ứng phải được cộng với nhau để có được phổ tạp pha tổng cộng ở đầu ra PLL như sau:
) ( )
( )
( )
( )
( )
( )
( )
(f S f S f S f S f S f S f S f
Sout = REFout + BUFout + VCOout + FILout + CPout + SDMout + PDout
Trong đó: SREFout (f), SBUFout (f), SVCOout (f), SFILout(f), SCPout(f), SSDMout (f) và SPDout(f)là các tạp pha đóng góp đối với đầu ra PLL đã được trình bày ở trên.
Trung bình bình phương của độ lệch pha [độ] ở đầu ra PLL là:
df f Sout
out 180 2 ( )
0 0 ∫∞
= π σφ
Hình 2.21 biểu diễn phổ tạp pha của bộ tổ hợp tần số 10 GHz với 1 vòng khóa pha, hình 2.22 biểu diễn phổ tạp pha của bộ tổ hợp tần số 10 GHz với 2 vòng khóa pha [36]. Hình 2.23 so sánh phổ tạp pha của bộ tổ hợp tần số 10 GHz (giữa 1 với 2 vòng khóa pha).
Hình 2.21: Phổ tạp pha của bộ tổ hợp tần số 10 GHz với 1 vòng khóa pha.
Độ lệch tần số [Hz]
Tạp pha [dBc/Hz]
(2.127)
(2.128)
Hình 2.22: Phổ tạp pha của bộ tổ hợp tần số 10 GHz với 2 vòng khóa pha.
Hình 2.23: So sánh phổ tạp pha của bộ tổ hợp tần số 10 GHz (giữa 1 với 2 vòng khóa pha).
Độ lệch tần số [Hz]
Tạp pha [dBc/Hz]
Độ lệch tần số [Hz]
Tạp pha [dBc/Hz]
Kết luận chương 2
Chương 2 được thực hiện với mục tiêu xây dựng phương pháp luận liên quan tới 2 giải pháp nâng cao chất lượng máy thu đài ra đa. Những kết quả nghiên cứu chính của chương 2 là:
1. Qua khảo sát, phân tích về các bộ hạn chế công suất SCT dùng bán dẫn, đã nghiên cứu đề xuất giải pháp kỹ thuật thiết kế bộ hạn chế công suất bảo vệ máy thu ra đa cảnh giới dẫn đường sóng centimét. Bộ hạn chế công suất dùng điốt PIN gồm bốn phần, được thiết kế làm việc theo dạng nửa tích cực nửa thụ động. Mục đích của bộ hạn chế này là hạn chế công suất lọt ở đầu vào máy thu khi ta cải tiến đưa các bộ khuếch đại tạp thấp vào thay thế đèn sóng chạy UV-99 trong máy thu đài ra đa cảnh giới dẫn đường sóng centimét nhằm nâng cao độ bền và độ nhạy máy thu;
2. Có hai giải pháp kỹ thuật mới được áp dụng trong bộ hạn chế điốt PIN này là:
a) Sử dụng giải pháp tích hợp mạch hạn chế thụ động dựa trên mạch lọc dải thông dạng cài răng lược kết hợp hiệu ứng điốt PIN. Khi có công suất lọt lớn đi tới, tính chất bộ lọc sẽ thay đổi từ bộ lọc cài răng lược thành bộ lọc răng lược và đặc tuyến của bộ lọc sẽ bị đánh lệch lên dải tần lớn gấp đôi tần số sóng mang. Nhờ vậy trong thời gian có xung phát (có xung lọt lớn), tín hiệu SCT đi qua mạch hạn chế thụ động dựa trên mạch lọc dải thông sẽ bị suy hao > 30 dB và máy thu sẽ gần như bị đóng hoàn toàn;
b) Sử dụng giải pháp tích hợp mạch hạn chế tích cực được điều khiển theo kiểu giả tích cực. Tại đầu ra mạch hạn chế thụ động cộng/ chia đôi công suất, tín hiệu SCT được trích một phần qua bộ ghép định hướng 20 dB, qua bộ tách sóng để tạo xung điều khiển cho điốt điều khiển tích cực. Với giải pháp kỹ thuật này không cần sử dụng xung kích phát của đài để tạo xung điều khiển điốt PIN. Nhờ giải pháp kỹ thuật này thời gian khôi phục độ nhạy máy thu giảm chỉ còn < 10 ns so với các giải pháp trước đây khi sử dụng mạch tạo xung điều khiển bằng xung kích phát của đài là (3 ÷ 7) μs. Như vậy, thời gian khôi phục độ nhạy máy thu khi sử dụng bộ hạn chế công suất này nhanh hơn nhiều so với phương án dùng xung kích phát của đài ra đa.
Kết hợp các giải pháp kỹ thuật trên đã tạo ra được bộ hạn chế công suất có ưu điểm nổi bật sau: thời gian khôi phục độ nhạy máy thu < 10 ns, mức hạn chế tổng cộng > 90 dB và hoàn toàn thích nghi với mức công suất lọt ở đầu vào máy thu.
3. Qua nghiên cứu khảo sát tạp và các mô hình tạp cho bộ dao động dùng transistor, đã đưa ra 4 nguyên nhân chính gây ra tạp của bộ dao động, đó là: tạp biến đổi lên 1/f hoặc tạp nhấp nháy FM; tạp nhiệt FM; tạp pha nhấp nháy và nền tạp nhiệt. Để
tối thiểu hóa mức tạp pha khi thiết kế các bộ dao động VCO dùng transistor cần lưu ý 6 nguyên tắc sau:
a) Cần phải thiết kế sao cho mạch cộng hưởng có hệ số phẩm chất Q không tải lớn;
b) Lựa chọn linh kiện tích cực có hệ số tạp nhỏ nhất trong chế độ làm việc nguồn dòng cao. Bằng cách này, tạp nhấp nháy tại tần số góc giảm đi. Mặt khác, công suất đầu ra của linh kiện khoảng từ 10 dBm đến 15 dBm nên tỷ số tín/tạp lớn. Nếu sử dụng nhiều linh kiện không tương thích nhau thì tạp pha bị ảnh hưởng;
c) Sự thay đổi về pha có thể tối thiểu hóa bằng cách sử dụng các linh kiện có trở kháng cao, trong đó tỷ số tín /tạp (hoặc điện áp tín hiệu/ điện áp tạp) cao;
d) Lựa chọn linh kiện tích cực có tạp nhấp nháy thấp. Tác động của tạp nhấp nháy có thể giảm bằng cách sử dụng mạch phản hồi RF. Việc chọn điểm thiên áp phù hợp cho linh kiện tích cực là quan trọng và cần thận trọng để tránh điều chế ở tụ điện tại đầu vào và đầu ra của linh kiện tích cực, điều này sẽ gây ra biến đổi tạp biên độ thành tạp pha và do đó sinh ra tạp;
e) Năng lượng có thể ghép từ mạch cộng hưởng cách xa linh kiện tích cực cho nên mạch cộng hưởng giới hạn dải thông bởi vì mạch cộng hưởng như là một mạch lọc;
f) Cuối cùng, kết hợp giữa mạch cộng hưởng phù hợp và thiên áp một chiều là quan trọng.
4. Qua nghiên cứu cơ chế phát sinh tạp, phân tích về tạp chuyển đổi và tạp điều chế trong bộ dao động, ta thấy:
a) Phân tích tạp chuyển đổi một cách chính xác mô tả tạp của bộ dao động ở tần số xa sóng mang, nhưng nền tạp của bộ dao động không cho kết quả phù hợp với các quan sát vật lý ở các độ lệch tần số gần sóng mang;
b) Ngược lại, phân tích tạp điều chế một cách chính xác mô tả tạp của bộ dao động ở tần số gần sóng mang và không cho kết quả phù hợp với các quan sát vật lý ở các độ lệch tần số xa sóng mang.
5. Qua khảo sát tạp của bộ VCO khi kết hợp với mạch PLL với 7 nguồn tạp, ta thấy tạp pha của bộ VCO khi kết hợp với 2 vòng khóa pha giảm đi rất nhiều (tạp pha giảm được 8 dB) so với 1 vòng khóa pha (hình 2.23).
Trên cơ sở khoa học đã trình bày, NCS đã tính toán thiết kế, chế tạo một số mô đun SCT. Các kết quả nghiên cứu thực nghiệm các mô đun SCT này được trình bày trong chương 3 của luận án.