Nguyên lý hoạt động cơ bản

Chương 3 TỔNG QUAN VỀ CÔNG NGHỆ CMOS

3.2.2 Nguyên lý hoạt động cơ bản

Hoạt động của transistor kênh n và kênh p về cơ bản là giống nhau, ngoại trừ rằng tất cả các điện áp và cực tính dòng điện của transistor kênh p là ngƣợc lại với transistor kênh n. Vì vậy phần này chỉ trình bày nguyên lý hoạt động của transistor kênh n.

Hình 3.2-2 Mặt cắt ngang của transistor kênh n với tất cả các cực được nối đất

dioxide interface). Vùng nghèo này bao gồm các ion tĩnh (fixed) có điện tích âm. Mật độ điện tích, , của vùng nghèo đƣợc cho bởi:

) ( NA q 

 (3.2.2-1) (NA là nồng độ tạp chất của đế p-)

Áp dụng định luật Gauss, điện trường gây điện tích này là:



     

 qN x C

qN dx dx

x E

Si A Si

A





 ) 

( (3.2.2-2)

trong đó C là một hằng số của tích phân. C đƣợc xác định bởi đánh giá E(x)ở cạnh của vùng nghèo (x0 ở tiếp giáp Si-SiO2; xxdở biên giới của vùng nghèo trong đế).

C qN C

E E

Si

A  

 

 0

) 0

( 0

 (3.2.2-3)

C qN x

x

E d

Si A

d   

0  )

( (3.2.2-4)

 d

Si A x C qN

  (3.2.2-5) Vì vậy:

) ( )

( qN x x

x

E d

Si

A 

  (3.2.2-6) Áp dụng mối quan hệ giữa điện thế và điện trường ta có:

S F Si

d A d

Si

A qN x

dx x qN x

d

F

S



 

 

















 

 ( ) 2 2 (3.2.2-7)

hay S F

Si d Ax

qN  

  

2

2

(3.2.2-8) trong đóF điện thế tĩnh trong điều kiện cân bằng (còn gọi là điện thế Fermi) trong bán dẫn, Slà điện thế bề mặt của bán dẫn, và xdlà độ dày của vùng nghèo. Đối với bán dẫn loại p, F đƣợc cho bởi:

) / ln( A i

t

F V N n

 (3.2.2-9)

và đối với bán dẫn loại n:

) / ln( D i

t

F V N n

 (3.2.2-10)

Từ phương trình (2.3-8), ta có:

2 /

2 1



 



 



A F S Si

d qN

x   

(3.2.2-11) Điện tích đứng yên do các ion của chất nhận (acceptor ion) bị "tước đoạt" các lỗ trống linh động đƣợc cho bởi:

d Ax qN

Q (3.2.2-12) Thay thế xdtừ (2.3-11) vào (2.3-12) ta có:

F S Si A A

F S Si

A qN

qN qN

Q      





 



 



 



 2 1/2 2

(3.2.2-13) Khi điện áp gate đạt tới một giá trị đƣợc gọi là điện áp ngƣỡng, kí hiệu là VT, đế ở phía dưới gate trở thành đảo, nghĩa là nó thay đổi từ bán dẫn loại p sang bán dẫn loại n. Do đó, một kênh dẫn loại n tồn tại giữa source và drain, cho phép các hạt dẫn chảy. Để đạt đƣợc sự đảo này, điện thế bề mặt phải tăng từ giá trị âm ban đầu (S F)tới 0

) 0

(S  và tới một giá trị điện thế dương (S F). Giá trị của điện áp gate-source cần thiết để gây ra sự thay đổi trong điện thế bề mặt đƣợc định nghĩa là điện áp ngƣỡng,VT. Điều kiện này đƣợc biết nhƣ là sự đảo mạnh. Transistor kênh n trong điều kiện này được minh họa ở hình 3.2-3. Với đế được nối đất (0V), điện tích được lưu trữ trong vùng nghèo giữa kênh dưới gate và đế được cho bởi phương trình (3.2.2-13), trong đó S đƣợc thay thế bởi F để giải thích cho thực tế rằng vGS VT. Điện tích

0

Qb đƣợc viết nhƣ sau:

F Si A

b qN

Q 0 2  2 (3.2.2-14) Nếu điện áp phân cực ngược vBS được đặt vào chuyển tiếp pn, phương trình (3.2.2-14) trở thành:

SB F Si A

b qN v

Q  2  2  (3.2.2-15) Một biểu thức cho điện áp ngƣỡng có thể đƣợc phát triển bằng cách chia nó thành một số thành phần. Đầu tiên, số hạng MSphải đƣợc bao gồm để thể hiện sự khác nhau về chức năng làm việc giữa vật liệu gate và đế silic trong vùng kênh. Số hạng MS đƣợc cho bởi:

) ( )

(substrate F gate

F

MS  

   (3.2.2-16)

Hình 3.2-3 Mặt cắt ngang của transistor kênh n với vDS nhỏ vàvGS VT

trong đó F(metal)0,6V. Thứ hai, điện áp gate với giá trị 2F (Qb/Cox) đƣợc yêu cầu để thay đổi điện thế bề mặt và bù lại điện tích lớp nghèo Qb. Cuối cùng, luôn có một điện tích dương không mong muốn Qss có mặt ở mặt phân giới/bề mặt chung giữa ôxít và đế. Điện tích này là do các tạp chất và sự không hoàn hảo ở mặt phân cách và phải đƣợc bù bằng một điện áp gate là Qss/Cox. Vì thế, điện áp ngƣỡng của MOS có thể đƣợc biểu diễn nhƣ sau:

( 2 ) ( )

ox ss ox

b F MS

T C

Q C

V      Q  

ox b b ox ss ox b F

MS C

Q Q C Q C

Q0 0

2    



 

VT VT0 ( 2F vSB  2F ) (3.2.2-17) trong đó

ox ss ox b F MS

T C

Q C

V 0  2 Q0  (3.2.2-18)

tham số  đƣợc gọi là hệ số body-effect

ox A Si

C N q

  2 (3.2.2-19) Khi kênh đƣợc hình thành giữa drain và source nhƣ đƣợc minh họa ở hình 3.2-3, một dòng điện drain,iDcó thể chảy nếu một điện áp vDS tồn tại qua kênh. Sự phụ thuộc của dòng điện drain vào điện áp của các điện cực của transistor MOS có thể đƣợc phát triển bằng sự quan tâm đặc tính của một số gia chiều dài của kênh, kí hiệu là dytrong hình 3.2-3. Giả sử rằng độ rộng của transistor MOS là W và vDS là nhỏ. Điện tích trên một đơn vị diện tích trong kênh, QI(y) có thể đƣợc biểu diễn nhƣ sau:

] ) ( [

)

( ox GS T

I y C v v y V

Q    (3.2.2-20) Điện trở trong kênh trên một đơn vị chiều dài dy có thể đƣợc viết nhƣ sau:

W y Q dR dy

I

n ( )

  (3.2.2-21) trong đó n là độ linh động trung bình của các điện tử (electron) trong kênh. Điện áp rơi, tham chiếu so với source, dọc theo kênh trong hướng y là:

W y Q

dy dR I

I y dv

I n

D

D ( )

)

(    (3.2.2-22)

hay

) ( ) (yWdv y Q

dy

ID n I (3.2.2-23) Tích phân dọc theo kênh từ y0 tới yL, ta có:

(3.2.2-24)



vDS

T GS ox

n D

y y v v V L v

W I C

0 2

2 ) ) ( ( )

( 



 



  

 











  

 ( ) 2

2 DS DS T GS ox

n v

v V L v

W

 C

(3.2.2-25) Phương trình này đôi khi được gọi là phương trình Sah và đã được sử dụng bởi Shichman và Hodges như một mô hình cho mô phỏng trên máy tính. Phương trình (2.3-25) chỉ có giá trị chỉ khi

T

GS V

v  và vDS (vGS VT) (3.2.2-26) và L lớn hơn giá trị L nhỏ nhất. Hệ số nCox đƣợc gọi là tham số hỗ dẫn của transistor (transconductance)

ox ox n ox

nC t

K'    (3.2.2-27) Khi điện áp drain tiếp tục tăng, ở một số điểm, hiệu điện áp gate - kênh ở cuối drain sẽ giảm tới giá trị ngƣỡng VT (là hiệu điện áp gate – kênh nhỏ nhất cần để cho các hạt dẫn loại n trong kênh tồn tại). Vì thế ở drain, kênh trở thành pinched off, nhƣ minh họa ở hình 3.2-4





LIDdyvDS nQI yWdv y vDSW nCox vGS v y VT dv y

0 0

0

) ( ] ) ( [

) ( )

( 



Hình 3.2-4 Khi vDS tăng cho đến khi vGD VT, kênh trở thành pinched off ở drain Hiện tƣợng pinch – off xảy ra khi vGD VT hay vDG VT. Vì vDG vDS vGS nên điều kiện xảy ra pinch – off đƣợc viết lại nhƣ sau:

sat DS

DS v

v   Trong đó vDSsat vGS VT

Các điện tử đi qua vùng drain pinched – off với vận tốc bão hòa, tương tự như khí dưới áp lực đi qua một cái ống rất nhỏ. Nếu điện áp drain – gate (vDS) tăng cao hơn điện áp tới hạn xảy ra pinch-off , mật độ điện tích trong kênh vẫn không đổi, và dòng điện drain không còn tăng theo sự tăng của vDS. Kết quả ta có đặc tuyến nhƣ ở hình 3.2-5. Vùng hoạt động với vDS vDSsat, dòng drain không phụ thuộc vào vDS , đƣợc gọi là vùng tích cực (active region). Vùng hoạt động ở đó dòng drain thay đổi theo vDS đƣợc gọi là vùng triôt (triode region). Khi các transistor MOS đƣợc sử dụng trong các mạch khuếch đại tương tự (analog amplifier), chúng luôn được phân cực trong vùng tích cực. Khi chúng được sử dụng trong các cổng lôgic số, chúng thường hoạt động ở cả hai vùng này.

Hình 3.2-5 Đặc tuyến iD vDScủa transistor MOS lí tưởng