Mục đích của chế độ nghỉ là để giảm năng lượng tiêu thụ trung bình của hệ thống đến mức có thể. Hệ thống đi vào chế độ nghỉ được khởi tạo và điều khiển bởi
vi chương trình. Trong trạng thái này, CPU được dừng lại ở một biên giới lệnh và bộ phát xung nhịp 24/48 MHz, modun bộ nhớ Flash và điện áp tham chiếu band-gap giảm năng lượng tiêu thụ. Khối PSoC duy nhất còn hoạt động là bộ phát xung nhịp 32 kHz (bên ngoài hoặc bên trong). Khối PSoC bấm giờ từ sự lựa chọn xung nhịp 32kHz và mạch theo dõi điện áp cung cấp.
Các khối PSoC tương tự có hai chế độ giảm nguồn được điều khiển bởi vi chương trình và độc lập với trạng thái nghỉ. Khối continuous time analog có thể vẫn hoạt động, từ khi chúng không yêu cầu nguồn xung nhịp. Tuy nhiên, khối analog SC sẽ không hoạt động từ lúc nguồn xung nhịp nội tại cung cấp cho chúng ngừng hoạt động.
Hệ thống có thể chỉ được đánh thức khỏi chế độ nghỉ bằng một yêu cầu ngắt hoặc sự kiện reset hệ thống. Đồng hồ nghỉ cung cấp những ngắt định kỳ để cho phép hệ thống thức dậy, thăm dò ngoại vi, thực hiện chức năng thời gian thực và sau đó lại đi vào chế độ nghỉ lần nữa. Ngắt của chân GPIO, ngắt theo dõi nguồn, ngắt của cột khối tương tự, và nguồn xung nhịp ngoài hay xung nhịp 32k ở bên trong được sử dụng làm mẫu để đồng bộ hóa những ngắt có thể được dùng để đánh thức hệ thống dậy.
Mạch định thời Watchdog được thiết kế để sinh ra một ngắt cứng tới chíp sau một khoảng thời gian được lập trình trước, trừ khi nó được phục vụ một cách định kỳ trong vi chương trình. Chức năng này sẽ reset hệ thống nếu như CPU hoạt động sai. Nó cũng có thể reset nếu như hệ thống bị treo.
Một khi bộ định thời Watchdog được mở thì nó chỉ có thể bị đóng từ một sự kiện reset bên ngoài (XRES) hay một sự kiện reset nguồn (POR). Một reset của bộ định thời Watchdog sẽ vẫn để watchdog hoạt động. Bởi vậy, nếu watchdog được sử dụng trong một ứng dụng thì tất cả các mã (bao gồm cả mã khởi đầu) cần phải được viết như thể là watchdog đang được mở.