TRUYỀN TÍN HIỆU TƯƠNG TỰ BẰNG SÓNG MANG SỐ
9.3 ÐIỀU CHẾ VI PHÂN VÀ DELTA
Trong truyền thụng delta cú hiệu qua cao ủụi khi người ta chỉ truyền ủi thụng tin ủặc trưng cho sự thay ủổi của tớn hiệu thay vỡ bản thõn tớn hiệu ủú. Ở mỏy thu sẽ dựa vào sự thay ủổi này ủể khụi phục lại tớn hiệu ban ủầu. éõy là cơ sở của phương phỏp ủiều chế vi phõn và Delta.
Phương pháp này chứng tỏ có hiệu quả thực sự cao khi tín hiệu truyền có ít sự thay ủổi, vớ dụ tớn hiệu Video là loại tớn hiệu chứa nhiều thụng tin lặp lại. Thực tế cho thấy dựng ủiều chế Delta cho tớn hiệu õm thanh ủó giảm ủược tốc ủộ bớt ủến 50%. Cỏc yờu cầu về ủồng bộ giữa thiết bị thu và phỏt trong ủiều chế Delta ớt hơn ở PCM, nhưng việc ghộp kờnh khú khăn hơn do băng thụng của ủiều chế Delta khỏ rộng.
9.3.1 Ðiều chế Delta.
9.3.2 Diều chế PCM vi phân.
9.3.1 Ðiều chế Delta :
Việc truyền sự thay ủổi của tớn hiệu cú thể thực hiện ủơn giản bằng cỏch so sỏnh biờn ủộ tớn hiệu mới lấy mẫu với biờn ủộ của tớn hiệu trước ủú, phỏt kết quả so sỏnh, gọi là tớn hiệu vi phõn (gồm cỏc bớt 1 hoặc 0) tới nơi thu. Bộ giải mó thu nhận sự thay ủổi này và cú thể cộng liờn tiếp cỏc tớn hiệu vi phõn (tức là lấy tớch phõn) ủể phục hồi tớn hiệu ủó phỏt. (H 9.10) minh họa một hệ thống ủiều chế Delta.
- Máy phát : Một OPAMP so sánh hai tín hiệu vào S(t), là tín hiệu cần truyền và S'(t), là tớn hiệu trể, ủể tạo ra tớn hiệu vi phõn , tớn hiệu này sau khi ủược làm trể một chu kỳ ủồng hồ bởi một FFD, ta ủược tớn hiệu e(t), ủõy là tớn hiệu truyền tới nơi thu. e(t) cú giỏ trị dương khi S(t) > S'(t) và âm khi ngược lại.
- Mỏy thu : Tớn hiệu e(t) nhận ủược sẽ qua một mạch tớch phõn ủể phục hồi S(t). (H 8.9.b) chỉ dạng các tín hiệu.
(a) (b) (H 9.10)
9.3.1.1 Nhiễu lượng tử.
9.3.1.2 Quỏ tải ủộ dốc.
9.3.1.3 Băng thông.
9.3.1.4 éiều chế Delta cú ủộ dốc biến ủổi.
9.3.1.1 Nhiễu lượng tử :
Quan sỏt dạng súng (H 9.10b) ta thấy khi tớn hiệu vào S(t) khụng ủổi, tớn hiệu S'(t) cú
giữa hai tín hiêụ là nhiễu lượng tử. Thành phần nhiễu này có thể giảm bớt nếu ta giảm chiều dài bước h (step size) và thu nhỏ chu kỳ xung ủồng hồ Ts. Tuy nhiờn ủiều này sẽ ảnh hưởng ủến băng thụng của tớn hiệu.
9.3.1.2 Quỏ tải ủộ dốc (Slope - overload) :
Nếu tớn hiệu vào S(t) ở mỏy phỏt biến ủổi quỏ nhanh, S’(t) khụng theo kịp sự biến ủổi này và việc mó húa khụng cũn ủỳng, kết quả là tớn hiệu phục hồi ở mỏy thu bị biến dạng. Ta gọi ủõy là biến dạng do quỏ tải ủộ dốc (ủoạn cuối (H 9.10b)).
Ðộ dốc của tín hiệu ra từ mạch tích phân là h/Ts.
Thành phần tần số cao nhất của tớn hiệu vào phải ủược giới hạn ủể ủộ dốc cực ủại của tớn hiệu khụng vượt quỏ giỏ trị này, ủú là ủiều kiện ủể trỏnh quỏ tải ủộ dốc.
Lấy ví dụ tín hiệu vào là sóng sin : S(t) = Vm sin(2πfint) éộ dốc của S(t) là ủạo hàm dS(t)/dt :
= 2 π Vmfin cos(2πfint) éộ dốc cực ủại khi t = 0 và bằng
= 2π Vmfin
éể trỏnh quỏ tải ủộ dốc, phải cú : 2π Vmfin ≤ hfs
Hay fin
≤
9.3.1.3 Băng thông :
Từ (H 9.10b) ta thấy tần số lớn nhất của tớn hiệu e(t) trờn ủường truyền là fs/2 do ủú băng thụng tối thiểu của ủường truyền là
BW ≈ ≥
Biểu thức cho ta xỏc ủịnh băng thụng tối thiểu của hệ thống ủể trỏnh ủược biến dạng do quỏ tải ủộ dốc.
Giỏ trị băng thụng tựy thuộc Vm/h. Như núi trờn ủể giảm nhiễu ta cú thể giảm h, nhưng như vậy băng thông sẽ lớn.
Thí dụ lấy giá trị cụ thể của h là 5% Vm thì Vm/h = 20 và BW = 63 fin . Kết quả cho ta thấy băng thụng của ủường truyền lớn như thế nào.
Ðể phát sóng sin 12 kHz dùng PCM 9 bít cần băng thông 108 kHz. Ta thử tính băng thụng trong trường hợp dựng ủiều chế Delta.
9 bớt PCM cung cấp một bước ủiện ỏp giữa cỏc mó kề nhau là 2Vm /511. Nếu chọn h bằng giỏ trị này ta tớnh ủược :
BW
≥ = π( 511/2) 12 kHz = 9,65 MHz
fs = 2BW = 19,3 MHz
9.3.1.4 éiều chế Delta cú ủộ dốc biến ủổi :
éể trỏnh hiện tượng quỏ tải ủộ dốc, ngưới ta dựng cỏch ủiều chế Delta cú ủộ dốc biến ủổi (Variable Slope Delta Modulation, VSDM) . Trong VSDM ủộ dốc của tớn hiệu ở ngó ra mạch tớch phõn S'(t) thay ủổi theo ủộ dốc của tớn hiệu vào, như vậy sẽ trỏnh ủược biến dạng khi tớn hiệu vào thay ủổi quỏ nhanh.
Nguyờn lý của ủiều chế VSDM là dựng sự biến ủổi của ủộ dốc của tớn hiệu vào ủể ủiều khiển hệ số của mạch tớch phõn, nếu ủộ dốc của tớn hiệu vào tiếp tục tăng hay giảm, hệ số của mạch tớch phõn tăng hay giảm theo ủể làm thay ủổi chiều dài bước của xung lấy mẫu, chiều dài bước sẽ lớn khi tớn hiệu vào biến ủổi nhanh và nhỏ khi sự biến ủổi này chậm.
(H 9.11) mô tả một hệ thống thu phát dùng kỹ thuật VSDM.
- Mỏy phỏt : Tớn hiệu ở ngó ra OPAMP ủược ủưa vào một bộ ghi dịch 3 bớt, gồm 3 FFD, cỏc tớn hiệu ra ở cỏc FF này lần lượt là e(t), e(t + Ts) và e(t + 2Ts) và cỏc ủảo của nú ủược ủưa vào bộ phỏt hiện trựng lặp gồm cỏc cổng AND và OR. Tớn hiệu ở ngó ra bộ trựng lặp ủược dựng ủể ủiều khiển ủộ lợi một mạch khuếch ủại và ủộ lợi này làm thay ủổi hệ số của mạch tớch phõn. Cơ chế của sự ủiều khiển này như sau: Khi ủộ dốc của tớn hiệu vào tiếp tục gia tăng (hoặc tiếp tục giảm) ở ngó ra cỏc FFD xuất hiện cỏc bớt 1 hoặc 0, lỳc ủú bộ trựng lặp nhận ủồng thời 3 bớt 1 hoặc 3 bớt 0, khiến ngó ra của nú lờn 1, tớn hiệu này ủược ủưa vào một mạch so sỏnh với một ủiện ỏp chuẩn ủể tạo tớn hiệu ủiều khiển mạch khuếch ủại.
- Máy thu : ở máy thu sự vận chuyển cũng tương tự như thế.
(a) Hệ thống phát (b) Hệ thống thu (H 9.11)
(H 9.12) minh họa một dạng sóng của tín hiệu hình sin ở ngã vào , tín hiệu vi phân e(t) và tín hiệu tương ứng ở ngã ra bộ tích phân.
(H 9.12)
Trờn thị trường IC ủiều chế và giải ủiều chế biến ủổi ủộ dốc liờn tục (Continuously Variable Slope Delta, CVSD ) MC 3417 của hảng MOTOROLA cú cấu tạo như sơ ủồ (H 9.11) ủược sử dụng rộng rói trong ủiện thoại. (H 9.13) là sơ ủồ chức năng của IC MC 3417.
(H 9.13) 9.3.2 Ðiều chế PCM vi phân ( Differential PCM, DPCM) :
éiều mó xung vi phõn DPCM là sự kết hợp hai phương phỏp : ủiều chế Delta và ủiều mó xung. Tớn hiệu vi phõn e(t), cú từ ủiều chế Delta, ủược phỏt ủi theo cỏch ủiều mó xung nghĩa là sẽ ủược mó húa với 2m mức, trong ủú m là số bớt của tớn hiệu. Với cỏch ủiều chế này số bớt cần thiết cho việc mó húa sẽ giảm ủi rất nhiều nếu tớn hiệu vào ớt thay ủổi, ủiều này dẫn
ủến băng thụng của kờnh truyền sẽ giảm ủỏng kể, tuy nhiờn sự quỏ tải ủộ dốc vẫn là một vấn ủề nghiờm trọng cần phải ủược quan tõm.
9.4 2914 COMBO CHIP :
éể phục vụ cho việc phỏt tớn hiệu số, cỏc IC CODEC ủó ra ủời.
Cú thể kể ra dưới ủõy một số IC ủó cú mặt trờn thị trường:
- 2910A và 2911A là các IC mã hóa và giải mã (Codec), khi sử dụng kết hợp với IC làm chức năng lọc 2912A.
- 2913 (20 chân) và 2914 (24 chân) là các IC vừa thực hiện mã hóa, giải mã và cả chức năng lọc trong một chip, ủược gọi là combo chip.
- 2916 và 2917 là thế hệ sau, có cùng chức năng như 2913 và 2914 nhưng có it chân hơn (16 chân).
Sau ủõy, chỳng ta sẽ khảo sỏt một IC tiờu biểu: 2914.
9.4.1 Vận hành tổng quát.
9.4.2 Ðộ tin cậy của IC.
9.4.3 Chế ủộ giảm nguồn và chờ.
9.4.4 Chế ủộ vận tốc cố ủịnh.
9.4.5 Chế ủộ vận tốc thay ủổi.
9.4.6 Tín hiệu báo.
9.4.7 Vận hành bất ủồng bộ.
9.4.8 Vòng tương tự.
9.4.9 ðiện thế tham chiếu chính xác.
9.4.10 Mạch lọc phát.
9.4.11 Mạch khuếch ủại cụng suất.
9.4.1 Vận hành tổng quát : Các chức năng chính của 2914:
- Lọc dải thông tín hiệu tương tự trước khi mã hóa và sau khi giải mã.
- Mã hóa và giải mã tín hiệu âm thanh và tín hiệu của các cuộc gọi - Mã hóa và giải mã các thông tin báo hiệu và giám sát.
- Thực hiện việc nén - giãn.
(H 9.14 ) là sơ ủồ khối của 2914
(H 9.14) Bảng 9.2 VÀ 9.3 tóm tắt chức năng của các chân :
Bảng 9.2
Ký hiệu Tên Ký hiệu Tên
VBB
PWRO+,PWRO- GSR
CLKSEL LOOP SIGR DCLKR DR ↓ FSR GRDD
Power (-5V)
Power Amplifier Output Receive Gain control Power-down select Master clock freq. select Analog loopback
Receive signaling bit output
Receive variable data rate
Receive PCM highway
CLKR CLKX FSX DX /DCLKX SIGX/ASEL GRDA VFXI+
Receive master clock Transmit master clock Transmit frame synch.
Clock
Transmit PCM output Timeslot strobe/ Buffer enable
Transmit variable data rate Transmit signaling bit input à- or A-law select
Analog ground
VCC input
Receive frame synch.
Clock
Digital Ground Power (+5V)
VFXI- GSX
Noninverting analog input Inverting analog input Transmit gain control
Bảng 9.3
Ký hiêu Chức năng
VBB PWRO+
PWRO- GSR
CLKSEL
LOOP SIGR DCLKR
DR FSR
GRDD CLKR CLKX FSX DX
Nguồn -5V ±5%
Ngó ra khụng ủảo của mạch khuếch ủại CS thu. Cú thể thỳc biến ỏp hỗn hợp hoặc trực tiếp cho tải cú tổng trở cao (ủơn hay vi sai)
Ngó ra ủảo của mạch khuếch ủại CS thu. Chức năng giống và bổ tỳc cho PWRO+
Ngó vào dựng ủiều chỉnh ủộ lợi mạch CS thu. Mức tớn hiệu phỏt cú thể ủược ủiều chỉnh trờn dải rộng 12 dB tựy vào ủiện thế ở chõn GSR
Chọn giảm thế nguồn. Mức cao: 2914 ở trạng thỏi tỏc ủộng- Mức thấp:
Giảm thế nguồn
Chọn tần số xung ủồng hồ thu phỏt chớnh:
CLKSEL = VBB . . . 2,048 MHz CLKSEL = GRDD . . . . .1,544 MHz CLKSEL = VCC . . . 1,536 MHz
Vòng tương tự. Mức TTL cao: PWRO+ nối (bên trong) VFXI+, GSR nối với PWRO-, và VFXI- với GSX. Một tín hiệu số 0 dBm ở ngã vào DR sẽ cho ra t.h. số +3dBm ở DX
Bit bỏo hiệu ra từ mỏy thu. Ở chế ủộ vận tốc cố ủịnh, SIGR xuất trạng thỏi logic của bit thứ 8 (LSB) của từ mã PCM của khung báo hiệu mới nhất.
Chọn chế ủộ vận tốc cố ủịnh hay vận tốc thay ủổi ủể hoạt ủộng:
DCLKR = VBB: Chế ủộ vận tốc cố ủịnh
DCLKR khụng nối với VBB : Chế ủộ vận tốc thay ủổi, chõn này là ngó vào của xung ủồng hồ từ 64 KHz tới 2.048MHz (mức TTL).
Ngã vào PCM. Dữ liệu nhận vào từ chân này ứng với cạnh xuống của 8 xung ủồng hồ liờn tiếp. CLKR ở chế ủộ vt cố ủịnh và DCLKR ở chế ủộ vt thay ủổi
Ngó vào xung ủồng bộ khung, 8 KHz/ Chốt khe thời gian, phần thu. Trong chế ủộ vận tốc cố ủịnh chõn này xỏc ủịnh khung loại bỏo hiệu hay khụng.
Trong chế ủộ vận tốc thay ủổi, chõn này phải ủược giữ ở mức cao trong suốt thời gian của từ mó PCM (8 bit). Phần thu sẽ ủi vào chế ủộ chờ khi chõn này ở mức thấp trong khoảng thời gian 300ms
Mass số cho tất cả mạch logic bên trong. Không nối với GRDA
Xung ủồng hồ thu chớnh và vận tốc bit ở chế ủộ vt cố ủịnh; là xung ủồng hồ thu chớnh ở chế ủộ vận tốc thay ủổi
Xung ủồng hồ phỏt chớnh và vận tốc bit ở chế ủộ vận tốc cố ủịnh; là xung ủồng hồ phỏt chớnh ở chế ủộ vận tốc thay ủổi
/DCLKX
SIGX/ASEL
GRDA VFXI+
VFXI- GSX VCC
Ngó vào xung ủồng bộ khung, 8 KHz/ Chốt khe thời gian, phần phỏt. Hoạt ủộng ủộc lập nhưng theo một cỏch giống như FSR
Ngó ra PCM. Dữ liệu xuất ra từ chõn này ứng với cạnh lờn của 8 xung ủồng hồ liờn tiếp. CLKX ở chế ủộ vận tốc cố ủịnh và DCLKX ở chế ủộ vận tốc thay ủổi
Ngã ra: chốt khe thời gian phần phát.
Ngó vào: ủồng hồ vận tốc bit phần phỏt. Ở chế ủộ vận tốc cố ủịnh, là ngó vào ủiều khiển ủệm 3 trạng thỏi. Ở chế ủộ vận tốc thay ủổi, là ngó vào xung ủồng hồ mức TTL cho phộp IC hoạt ủộng với vận tốc bit từ 64 Kbps tới 2048 Kbps
Chân có 2 chức năng. Khi nối với VBB, cho phép chọn luật nén A-87,6. Khi không nối với VBB chân này là ngã vào cho bit báo hiệu có mức TTL. Tín hiệu này thay thế cho bit LSB của từ mã của các khung báo hiệu.
Mass chung cho các mạch tương tự Ngó vào khụng ủảo của tớn hiệu tương tự Ngó vào ủảo của tớn hiệu tương tự
Ngã vào tín hiệu âm thanh của mạch lọc phát. Nhận tín hiệu từ ngã ra mạch OPAMP khuếch ủại ủầu vào.
Nguồn +5V ±5%
9.4.2 Ðộ tin cậy của IC :
Khi tất cả mạch ủồng hồ và nguồn ủều ủược nối vào, Combo chip 2914 ủược cấp nguồn bằng cỏch cung cấp xung cho ngó vào ủồng bộ khung phỏt (FSX) và/hoặc ngó vào ủồng bộ khung thu (FSR), ủồng thời ỏp vào chõn Power Down Select ( ) mức TTL cao.
2914 cú một reset nội khi ủược cấp nguồn (khi cú sự giỏn ủoạn và VBB hoặc VCC ủược nối trở lại). éiều này bảo ủảm tớn hiệu số ra cú hiệu lực và do ủú duy trỡ sự hội nhập xa lộ PCM của IC.
Ở phần phỏt, ngó ra dữ liệu PCM (DX) và Transmit Timeslot Strobe ( ) ủược giữ ở trạng thỏi tổng trở cao trong khoảng thời gian của 4 khung (500às) sau khi ủược cấp nguồn. Sau thời gian trể này Combo chip ủi vào chế ủộ vận hành, cỏc tớn hiệu DX,( ), và tớn hiệu bỏo (signaling) ủược ủịnh vị ở cỏc khe thời gian riờng. Nhờ mạch auto-zeroing ở phần phỏt mạch tương tự cần khoảng 60ms ủể ủạt trạng thỏi cõn bằng. Như vậy, những thụng tin báo hiệu như on/off hook gần như có hiệu lực tức thời trong khi tín hiệu tương tự sẽ chỉ có hiệu lực sau 60ms.
Ở phần thu, chõn Signaling Bit Output (SIGR) cũng ủược giữ ở mức thấp (inactive) khoảng 500às sau khi cấp nguồn và giữ trạng thỏi khụng tỏc ủộng này cho ủến lỳc ủược cập nhật bởi việc nhận khung báo hiệu (signaling frame)
éể tăng ủộ tin cậy của hệ thống, chõn ( ) và DX ủược ủưa lờn trạng thỏi tổng trở cao và chõn SIGR giữ mức thấp khoảng 30às sau một sự giỏn ủoạn của xung ủồng hồ chớnh (CLKX). Sự giỏn ủoạn cú thể do ủiều kiện lỗi nào ủú.
9.4.3 Chế ủộ giảm nguồn và chờ :
éể tiết kiệm năng lượng tiờu thụ xuống tới mức tối thiểu (5 mW), hai chế ủộ giảm nguồn ủược ỏp dụng cho 2914, trong ủú hầu hết cỏc chức năng của nú ủều khụng ủược phộp.
Ở chế ủộ này chỉ cỏc mạch ủồng hồ và ủệm ủồng bộ khung là ủược cấp nguồn (ở ủiều kiện Enable).
Chế ủộ giảm nguồn ủược thực hiện bằng cỏch ủặt mức TTL thấp vào chõn .
Chế ủộ chờ ủược thực hiện cho phần phỏt và thu một cỏch riờng rẽ bằng cỏch ủưa chõn FSX hay FSR xuống thấp trong khoảng thời gian 300ms. Khi cả phần thu và phỏt ủều ở chế ủộ chờ thỡ cụng suất tiờu thụ khoảng 12 mW.
9.4.4 Chế ủộ vận tốc cố ủịnh :
Chế ủộ vận tốc cố ủịnh xảy ra khi nối DCLKR với VBB, lỳc này, cỏc mạch ủồng hồ thu phát chính thực hiện các chức năng:
- Cung cấp xung ủồng hồ chớnh cho mạch lọc.
- Cung cấp xung ủồng hồ chớnh cho mạch ủổi tương tự - số và ngược lại.
- Xỏc ủịnh vận tốc bit vào ra giữa codec và xa lộ PCM.
Trong chế ủộ vận tốc cố ủịnh, vận tốc bit thu phỏt bằng với tần số xung ủồng hồ và cú một trong các giá trị 1,536, 1,544, hay 2,048 Mbps.
Xung ủồng bộ thu phỏt (FSX và FSR) là 8 KHz dựng xỏc ủịnh tần số lấy mẫu và ủộ rộng của nó cho phép phân biệt khung có tín hiệu báo và khung không tín hiệu báo, xung có ủộ rộng 1 bit dựng cho cỏc khung khụng cú tớn hiệu bỏo và xung cú ủộ rộng 2 bit dựng cho cỏc khung cú tớn hiệu bỏo. Ngó ra timeslot strobe buffer enable ( ) ủược dựng ủể ủưa từ mó PCM lờn xa lộ PCM khi một mạch ủệm bờn ngoài ủược dựng ủể thỳc ủường này.Ā cũng ủược dựng như một xung cổng bờn ngoài cho mạch ủa hợp thời gian (H 9.15).
Dữ liệu phỏt ra trờn xa lộ PCM từ ngó ra DX ứng với 8 cạnh lờn ( ) ủầu tiờn của xung ủồng hồ CLKX theo sau cạnh lờn của FSX.
(H 9.15a)
(H 9.15 b)
(H 9 .16 a)
(H9.16 b)
Tương tự, ở phần thu, dữ liệu ủược thu từ xa lộ PCM vào ngó DR ứng với 8 cạnh xuống ủầu tiờn của xung ủồng hồ CLKR. Cỏc xung ủồng hồ CLKX và CLKR ủược chọn bởi chõn CLKSEL và có thể có các giá trị 1,536; 1,544 hay 2,048 MHz.
Khi sử dụng nhiều kênh (mỗi IC sử dụng cho một kênh), tín hiệu FSX và FSR phải thực hiện sự ủồng bộ giữa cỏc IC và hệ thống ủể bảo ủảm rằng chỉ cú một IC ủang phỏt hay thu ở một thời ủiểm.
(H 9.15) là sơ ủồ khối và giản ủồ thời gian cho hệ thống gồm cú một kờnh PCM dựng 2914 ở chế ủộ vận tốc cố ủịnh và hoạt ủộng với tần số ủồng hồ chớnh là 1,536 MHz. Trong chế ủộ này, dữ liệu ủược truyền dưới dạng cỏc xung ngắn (burst mode). Với một kờnh duy nhất xa lộ PCM chỉ tỏc ủộng trong khoảng 1/24 thời gian khung.
Từ (H 9.15) cú thể cú cỏc nhận xột sau ủõy:
- Vận tốc bit ra/vào bằng tần số xung ủồng hồ chớnh 1,536 Mbps.
- Tín hiệu vào/ra codec là 64 kbps (=1.536KHz/24) PCM .
- Chõn DX và DR chỉ tỏc ủộng trong khoảng 1/24 thời gian khung (125 às).
(H 9.16) là sơ ủồ khối và giản ủồ thời gian cho 24 kờnh PCM - TDM vận hành với xung ủồng hồ chớnh là 1,536 MHz.
9.4.5 Chế ủộ vận tốc thay ủổi :
Chế ủộ này cho phộp vận tốc dữ liệu vào /ra thay ủổi ủược. Cỏc xung ủồng hồ chớnh vẫn cú cỏc giỏ triỹ 1,536; 1,544 hay 2,048 MHz , ủược dựng cho mạch lọc và cỏc mạch biến ủổi tương-tự-số, số-tương tự. Tuy nhiờn, vận tốc tớn hiệu thu/phỏt trờn xa lộ PCM tựy vào DCLKX và DCLKR.
Khi FSX ở mức cao, dữ liệu phát ra trên xa lộ PCM từ ngã ra DX ứng với 8 cạnh lên ( ) ủầu tiờn của xung ủồng hồ DCLKX. Tương tự, khi FSR ở mức cao, dữ liệu trờn xa lộ PCM vào chõn DR ứng với 8 cạnh xuống ủầu tiờn của xung ủồng hồ DCLKR. Chế ủộ hoạt ủộng này cũn ủược gọi là chế ủộ ghi dịch (Shift register mode).
Trờn phần phỏt, từ PCM cuối cựng ủược lặp lại trong cỏc khe thời gian thừa trong khung thời gian 125às cho ủến khi chõn DCLKX ủược cấp xung và FSX lờn mức cao. éiều này cho phộp từ PCM ủược phỏt ra trờn xa lộ nhiều hơn một lần cho mỗi khung. Tớn hiệu bỏo khụng cần thiết trong chế ủộ hoạt ủộng này vỡ nú khụng cung cấp phương tiện ủể nhận dạng khung báo hiệu.
(H 9.17) là sơ ủồ khối và giản ủồ thời gian cho hệ thống gồm 2 kờnh PCM -TDM dựng 2914 ở chế ủộ vận tốc thay ủổi và hoạt ủộng với tần số ủồng hồ chớnh là 1,536 MHz, tần số lấy mẫu 8 kHz và vận tốc dữ liệu thu/phát là 128 kbps.
Với tần số lấy mẫu 8 kHz, thời gian khung là 125às. Mỗi từ PCM 8 bit của mỗi kờnh ủược phỏt hay thu trong mỗi 125às. Cho 16 bit xảy ra trong 125às, cần ủồng hồ phỏt thu cú tần số 128 kHz