• Đường cong truyền từ đầu vào đến đầu ra (hoặc đặc tính) cho bộ đảo được chỉ ra trong Hình 6.19, bao gồm tất cả các thông tin cần thiết để xác định liệu bộ đảo có thỏa mãn một nguyên tắc tĩnh hay không. Hãy nhớ rằng nguyên tắc tĩnh cho một cổng logic đảm bảo rằng các đầu ra của cổng sẽ phụ thuộc vào các ràng buộc (được quy định bởi các nguyên tắc), việc cung cấp đầu vào của nó thỏa mãn các ràng buộc đầu vào. Hơn nữa, cần nhớ rằng một nguyên tắc tĩnh với các ngưỡng điện áp liên quan của nó là cần thiết để thiết lập một tiêu chuẩn đại diện cho các thiết bị logic từ một số nhà cung cấp, qua đó có thể hoạt động với nhau một cách chính xác. Tương tự, người dùng muốn xây dựng một hệ thống có thể chọn các thiết bị tốt nhất từ một số nhà cung cấp miễn là chúng đáp ứng các ngưỡng điện áp được thiết lập bởi nguyên tắc tĩnh được thông qua bởi người dùng.
6.5 PHÂN TÍCH TĨNH SỬ DỤNG CHẾ ĐỘ S
6.5 PHÂN TÍCH TĨNH SỬ DỤNG CHẾ ĐỘ S
• Các mức điện áp đầu ra thường chặt chẽ hơn các mức điện áp đầu vào (cao hơn so với đầu vào cao tương ứng và thấp hơn đầu vào thấp tương ứng) để cung cấp khi có nền nhiễu. Hình 6.26 minh họa sự bất đối xứng giữa đầu vào và đầu ra.
6.5 PHÂN TÍCH TĨNH SỬ DỤNG CHẾ ĐỘ S
• Ở đầu vào của cổng, mọi mức điện áp thấp hơn VIL được công nhận là mức thấp xác định và bất kỳ điện áp nào cao hơn VIH đều là mức cao xác định . Tại đầu ra của nó, cổng đảm bảo tạo ra mức điện áp cao hơn VOH cho mức cao xác định và mức điện áp thấp hơn VOL cho mức thấp xác định . Các mức điện áp giữa VIL và VIH không xác định ở đầu vào và các mức giữa VOL và VOH không xác định ở đầu ra. Bởi vì các mức đầu ra nghiêm ngặt hơn ngưỡng đầu vào, nên nguyên tắc tĩnh cung cấp đối với cả nền nhiễu.
• Dựa trên đặc tính bộ đảo (trong Hình 6.27 ), chúng ta có thể xác định xem bộ đảo có thỏa mãn một nguyên tắc tĩnh nhất định hay không. Ví dụ, chúng ta hãy xác định xem bộ đảo thỏa mãn một nguyên tắc tĩnh với các ngưỡng điện áp sau:
• VOH = 4,5 V, VOL = 0,5 V, VIH = 4 V và VIL = 0,9 V..
6.5 PHÂN TÍCH TĨNH SỬ DỤNG CHẾ ĐỘ S
6.5 PHÂN TÍCH TĨNH SỬ DỤNG CHẾ ĐỘ S
• Hình 6.28 cho thấy các ngưỡng điện áp cho nguyên tắc tĩnh đã được thêm vào trong chức năng chuyển của bộ đảo. Hãy kiểm tra từng đầu ra và ngưỡng đầu vào.
- VOH: Bộ đảo tạo ra mức đầu ra cao 5 V. Rõ ràng, đầu ra này với mức điện áp cho logic 1 lớn hơn mức đầu ra 4,5V ngưỡng yêu cầu của nguyên tắc tĩnh.
- VOL: Bộ đảo tạo ra mức đầu ra thấp 0 V. Điện áp đầu ra này là thấp hơn ngưỡng thấp đầu ra 0,5 V theo yêu cầu của nguyên tắc tĩnh.
- VIH: Đối với nguyên tắc tĩnh của chúng ta, VIH = 4 V. Để tuân theo nguyên tắc
tĩnh bộ đảo phải thể hiện, bất kỳ điện áp nào trên 4 V là logic 1. Đây là chắc chắn đúng cho bộ đảo của chúng ta. Bộ đảo của chúng ta bật khi đầu vào điện áp lớn hơn VT = 1 V và kéo đầu ra xuống mức điện áp thấp xác định . Do đó, nó thể hiện bất kỳ điện áp trên 1 V là logic 1.
- VIL: Đối với nguyên tắc tĩnh của chúng ta, VIL = 0,9 V. Điều này có nghĩa là để tuân theo nguyên tắc tĩnh bộ đảo phải hiểu bất kỳ điện áp nào dưới 0,9 V là logic 0. Điều này đúng với bộ đảo của chúng ta. Bộ đảo tắt khi nó điện áp đầu vào dưới VT = 1 V, và đầu ra của nó ở mức 5 V. Vì bộ đảo tạo ra một điện áp đầu ra cao xác định (đầu ra) cho đầu vào điện áp dưới 0,9 V, nó đáp ứng nguyên tắc tĩnh.
6.5 PHÂN TÍCH TĨNH SỬ DỤNG CHẾ ĐỘ S
6.5 PHÂN TÍCH TĨNH SỬ DỤNG CHẾ ĐỘ S
• Ví dụ 6.4 về nguyên tắc tĩnh. Chúng ta hãy kiểm tra xem liệu bộ đảo của chúng ta có thỏa mãn nguyên tắc tĩnh được sử dụng bởi Disco Systems Inc. Giả sử rằng một số hệ thống của Disco tuân thủ nguyên tắc tĩnh với điện áp sau ngưỡng:
VOH = 4 V, VOL= 1 V, VIH= 3,5 V và VIL= 1,5 V.
• Để hoạt động theo nguyên tắc tĩnh này, chúng ta biết rằng các bộ bộ đảo của chúng ta phải hoạt động như sau:
- Khi xuất ra logic 1, điện áp đầu ra mà chúng tạo ra ít nhất phải là VOH = 4 V. Vì các bộ bộ đảo của chúng ta tạo ở đầu ra 5 V cho logic 1, chúng thỏa mãn điều kiện này
- Khi xuất ra 0 logic, điện áp đầu ra của chúng phải không lớn hơn hơn VOL= 1 V. Vì các bộ bộ đảo của chúng ta tạo ra đầu ra 0V cho 0 hợp lý, chúng thỏa mãn điều kiện này một cách dễ dàng.
- Ở đầu vào của chúng, bộ bộ đảo phải nhận ra điện áp lớn hơn VIH = 3,5 V là logic 1. Vì các bộ bộ đảo của chúng ta nhận ra điện áp trên 1 V là logic 1, nên chúng thỏa mãn điều kiện này là tốt.
- Cuối cùng, tại đầu vào của chúng, bộ bộ đảo phải nhận ra điện áp nhỏ hơn VIL= 1,5V dưới dạng logic 0 nếu chúng thảo mãn nguyên tắc tĩnh của Disco. Thật không may, bộ đảo của chúng ta có thể nhận ra điện áp chỉ dưới 1 V là 0 và do đó không thỏa mãn điều kiện này.
6.5 PHÂN TÍCH TĨNH SỬ DỤNG CHẾ ĐỘ S
• Chúng ta cũng có thể tiến hành phân tích tĩnh các mạch MOSFET kỹ thuật số khác, chẳng hạn như mục 6.4. Khi chế độ S cho MOSFET được sử dụng, ngưỡng điện áp đầu vào và đầu ra cho NAND và các mạch kỹ thuật số khác có đầu ra giống với những bộ đảo. Do đó, kết quả
của phân tích tĩnh cho các mạch này là giống hệt với các mạch cho bộ đảo. Ví dụ, giống như bộ đảo, mạch NAND thỏa mãn nguyên tắc tĩnh với các điều sau đây với ngưỡng điện áp:
VOH = 4,5 V, VOL = 0,5 V, VIH = 4 V và VIL = 0,9 V.
• Tương tự, NAND không thể đáp ứng nguyên tắc tĩnh với các điện áp này ngưỡng:
VOH = 4 V, VOL = 1 V, VIH = 3,5 V và VIL = 1,5 V.
.