6.9 KHÔI PHỤC TÍN HIỆU, KHUẾCH ĐẠI VÀ PHI TUYẾN
6.9.1 KHÔI PHỤC TÍN HIỆU, KHUẾCH ĐẠI
Hình 6.44 cho thấy một tình huống tương tự như trong Hình 5.7, nhưng để cụ thể hơn, hãy thay thế cổng logic đầu tiên bằng bộ đảo I và một bộ đệm B. Giống như bộ đảo, bộ đệm có một đầu vào và một đầu ra duy nhất. Nó thực hiện chức năng nhận dạng, chỉ đơn giản là sao chép giá trị đầu vào vào đầu ra của nó. Lần này, chúng tôi sẽ tập trung vào cácđiều kiện tại bộ đệm. Giả sử rằng cảhai cổng logic của chúng tôi tuân thủ một nguyên tắc tĩnh với các mức điện áp sau:
6.9.1 KHÔI PHỤC TÍN HIỆU, KHUẾCH ĐẠI
Trong ví dụ của chúng tôi, bộ đảo gửi 0 bằng cách đặt vOUT = 1 V (tương ứng với VOL) trên dây. Hình 6.44 cho thấy nhiễu 0,6 V được thêm vào tín hiệu bởi kênh truyền. Tuy nhiên, bộ đệm có thể hiểu chính xác giá trị nhận được là 0 vì giá trị nhận được là 1.6 V nằm trong ngưỡng điện áp đầu vào thấp của VIL = 2 V. Lần lượt, bộ đệm thực hiện thao tác logic nhận dạng trên tín hiệu và tạo ra 0 logic ở đầu ra của nó. Theo nguyên tắc tĩnh, mức điện áp ở đầu ra bộ đệm là 1 V tương ứng với VOL.
Hình 6.45 cho thấy tình huống tương tự thay thế các mức điện áp thực tế bằng các tham số tương ứng để truyền logic 0 và logic 1.
6.9.1 KHÔI PHỤC TÍN HIỆU, KHUẾCH ĐẠI
Trong Hình 6.44, lưu ý rằng để tuân theo nguyên tắc tĩnh, bộ đệm phải chuyển đổi tín hiệu 1.6-V ở đầu vào của nó thành giá trị 1-V ở đầu ra của nó. Trong thực tế, bộ đệm phải khôi phục bất kỳ điện áp nào lên đến 2 V ở đầu vào của nó thành điện áp 1 V hoặc thấp hơn ở đầu ra của nó. Tương tự, tương ứng với mức cao logic, nó phải khôi phục bất kỳ điện áp nào trên 3 V ở đầu vào của nó thành 4 V hoặc cao hơn ở đầu ra của nó. Thuộc tính phục hồi này là chìa khóa để chúng ta có thể kết hợp nhiều thiết bị logic với nhau. Bởi vì mỗi mức logic khôi phục hoặc làm sạch tín hiệu, chúng ta có thể tách nhiễu được đưa vào giữa mỗi cặp mức. Lợi ích tách nhiễu này của việc khôi phục logic cho phép chúng tôi xây dựng các hệ thống logic đa tầng phức tạp.
6.9.1 KHÔI PHỤC TÍN HIỆU, KHUẾCH ĐẠI
Như Hình 6.46 mô tả, các thiết bị logic phải khôi phục các tín hiệu đầu vào nằm trong phạm vi 0V <VI <VIL cho logic 0 và VIH <VI <5 V đối với các tín hiệu đầu ra logic 1 bị giới hạn trong phạm vi 0V <VO <VOL cho logic 0 và VOH <VO <5 V tương ứng với logic 1.
Quan sát thêm rằng các hạn chế trong Hình 6.46 ngụ ý rằng một thiết bị không chuyển đổi như bộ đệm hoặc cổng AND phải chuyển đổi đầu vào từ thấp sang cao của mẫu VIL → VIH sang đầu ra chuyển đổi từ thấp sang cao của dạng VOL (hoặc thấp hơn) → VOH (hoặc cao hơn). Kịch bản này được mô tả bằng các mũi tên trong Hình 6.46.
6.9.1 KHÔI PHỤC TÍN HIỆU, KHUẾCH ĐẠI
Tình huống tương tự được mô tả bằng cách sử dụng dạng sóng đầu vào và đầu ra trong Hình 6.47. Rõ ràng từ các số liệu cho thấy một nguyên tắc tĩnh cung cấp cho biên độ nhiễu khác không đòi hỏi các thiết bị logic cung cấp mức tăng tối thiểu.
Theo đại số, biên độ nhiễu khác không yêu cầu
6.9.1 KHÔI PHỤC TÍN HIỆU, KHUẾCH ĐẠI
Độ lớn của sự thay đổi điện áp cho một chuyển đổi đầu vào từ VIL → VIH được cho bởi
Độ lớn tương ứng của thay đổi (tối thiểu) ở đầu ra được cho bởi
Do đó, mức tăng của thiết bị có thể chuyển đổi chuyển đổi VIL → VIH ở đầu vào của nó sang chuyển đổi VOL → VOH ở đầu ra của nó được đưa ra bởi
Từ sự bất bình đẳng biên độ nhiễu trong các phương trình 6.8 và 6.9, chúng ta có
6.9.1 KHÔI PHỤC TÍN HIỆU, KHUẾCH ĐẠI
Do đó, độ lớn của mức tăng cho chuyển đổi đầu vào VIL → VIH phải lớn hơn 1.
Nói cách khác,
Tương tự, các thiết bị đảo ngược như bộ đảo hoặc cổng NAND phải chuyển đổi đầu vào từ mức thấp sang mức cao của mẫu VIL → VIH để tạo ra các chuyển đổi cao sang thấp của dạng VOH → VOL. Giống như trường hợp không đảo ngược, các điều kiện về cường độ của độ tăng cho chuyển tiếp từ VIL → VIH vẫn không thay đổi.
Quay trở lại ví dụ về bộ đệm của chúng tôi, mức tăng cho quá trình chuyển đổi VIL → VIH được đưa ra bởi:
Do bộ đệm và bộ đảo tuân theo cùng một ngưỡng điện áp, độ lớn của mức tăng cho chuyển đổi VIL → VIH ở đầu vào của bộ đảo cũng là 3. Rõ ràng, biên độ nhiễu càng lớn, yêu cầu hệ số khuếch đại cho VIL → VIH càng lớn.