3.6. Mạch so sánh nhị phân
3.6.2. Mạch so sánh 2 số nhị phân n bít
Hai số nhị phân A và B có độ dài 4 bit: A(a3a2a1a0); B(b3b2b1b0)
Để so sánh hai số nhị phân A và B, ta phải so sánh từng bit với nhau, nghĩa là ta phai so sánh bít thứ j của số nhị phân A (bit a ) với bít thứ j của số nhị phân B (bit j b ) j
được kết quả so sánh g như bảng sau:j
aj bj gj 0 0 1 0 1 0 1 0 0 1 1 1
Từ bảng trạng thái ta có: gj ajbj Với j = 0,1,2,3
Mỗi bit so sánh được một kết quả, nếu 2 bit giống nhau thì gj 1; nếu 2 bit khác nhau thì gj 0; tổ hợp kết quả so sánh 4 bit ta có bảng sau:
g3 g 2 g 1 g0 G 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1
a3 b3
a2 b2
a1 b1
a0 b0
G L1
G
b0 a0 b1 a1 b2
a2 b3 a3
L2
Từ bảng trạng thái ta thấy nếu hai số nhị phân 4 bit bằng nhau thì G=1, khi đó ta có: Gg3g2g1g0 (a3b3).(a2b2).(a1b1).(a0b0)
Hình 3.29. Mạch so sánh hai số nhi phân 4 bit dùng cổng EXNOR và cổng AND
) (
) (
) (
) (
) (
. ) (
. ) (
. ) (
g g g g
G 3 2 1 0 a3 b3 a2 b2 a1b1 a0 b0 a3 b3 a2 b2 a1 b1 a0 b0
Hình 3.30. Mạch so sánh hai số nhi phân 4 bit dùng cổng EXOR và cổng NOR
A B
S
C
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Từ bảng trạng thái ta viết được hàm logic: SAB; CAB Mạch điện như hình vẽ:
Hình 3.31. Mạch cộng nhị phân bán phần
3.7.2. Mạch cộng nhị phân toàn phần ( cộng có nhớ)
Với A, B là hai số nhị phân một bit , C là bít nhớ đầu vào, S là kết quả đầu ra, in Cout là bít nhớ đầu ra, ta có thể xây dựng được bảng trạng thái như sau:
Cin A B S Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Từ bảng trạng thái ta viết được hàm logic:
B A
SCin ; CoutABCin(AB) Mạch điện như hình vẽ:
C S B
A
C
Hình 3.32 Mạch cộng nhị phân toàn phần
3.8. Mạch kiểm tra chẵn lẻ
Trong quá trình truyền dữ liệu và xử lý dữ liệu ta muốn biết dữ liệu truyền đi có đúng hay không thì cần phải được kiểm tra. Mạch kiểm tra chẵn lẻ đã hạn chế được sai số truyền tin đó.
Mạch kiểm tra chẵn lẻ là một mạch điện đếm số lượng bit mang giá trị ‘1’ trong dữ liệu sắp được truyền đi và tự động thêm vào mã đường truyền bít ‘1’ hoặc bit ‘0’ để làm cho từ mã truyền đi luôn là một con số chẵn hoặc con số lẻ số lượng bít con số ‘1’.
Giả sử ta quy định sử dụng mạch kiểm tra chẵn lẻ con số ‘1’ thì khi mã dữ liệu truyền đi là 8 bit lúc này bít chẵn lẻ (bit Parity) là bít thứ 9 thêm vào.
-Trường hợp mạch phát hiện thấy số lượng bít ‘1’ là một số chẵn thì bít thêm vào là ‘1’.
A1 A2 A3 A4 A5 A6 A7 A8 P
1 0 1 0 0 1 1 0 1
P A1
A2
A3 A4
Mạch kiểm phát chẵn lẻ 4 bit như hình 3.21:
Hình 3.33. Mạch kiểm phát bít chẵn lẻ 4 bít
Ta thấy rằng khi mã số phát đi là 0111, từ mach điện ta thu được P= ‘0’, như vậy bit chẵn lẻ thêm vào đường truyền la’0’.
Khi mã số phát đi là 0101 lúc đó từ mach điện ta thu được P= ‘1’, như vậy bit chẵn lẻ thêm vào đường truyền la’1’.
BÀI TẬP CHƯƠNG 3
Bài 3.1 Hãy thiết kế mạch điều khiển đèn cầu thang Y từ 4 vị trí (4 công tắc A,B,C,D).
Bài 3.2 Hãy thiết kế mạch điều khiển đèn cầu thang Y từ 5 vị trí (5 công tắc A,B,C,D,E).
Bài 3.3 Hãy thiết kế một mạch logic để dồn 8 kênh dữ liệu (từ D0 đến D7) vào một kênh chung Y ở đầu ra? Biết các kênh dữ liệu đều được tích cực ở mức cao.
Bài 3.4 Hãy thiết kế một mạch logic để phân kênh chung Y thành 8 kênh dữ liệu (từ D0 đến D7) ở đầu ra? Biết các kênh dữ liệu đều được tích cực ở mức cao.
Bài 3.5 Hãy thiết kế một mạch logic (chỉ dùng cổng NAND 2 đầu vào) để chuyển đổi 10 đường vào (từ D0 đến D9) thành các tổ hợp mã nhị phân bốn bit ( từ 0000 đến 1001) tương ứng ở đầu ra. Trong các trường hợp sau:
a) Các đường vào tích cực ở mức cao.
b) Các đường vào tích cực ở mức thấp
Bài 3.6 Hãy thiết kế một mạch logic (chỉ dùng cổng NAND 2 đầu vào) để chuyển đổi mã BCD thành các số thập phân (từ D0 đến D9) tương ứng ở đầu ra. Trong các trường hợp sau:
a) Các đường ra tích cực ở mức cao.
b) Các đường ra tích cực ở mức thấp
Bài 3.7 Hãy thiết kế mạch lgiải mã BCD thành các số thập phân hiển thị dưới dạng Led 7 thanh tương ứng ở đầu ra. Trong các trường hợp sau:
a) Các đường ra tích cực ở mức cao.
b) Các đường ra tích cực ở mức thấp
Bài 3.8 Hãy thiết kế một mạch logic để cộng hai số nhị phân 1 bit có nhớ.
Bài 3.9 Hãy thiết kế một mạch logic để so sánh 2 số nhị phân 4 bít, từ đó suy ra mạch so sánh nhị phân n bít.