Chương 1. Tổng quan về kiểm tra bộ nhớ, các mô hình lỗi và mạch logic tự kiểm tra bộ nhớ
1.5. Các kỹ thuật kiểm tra bộ nhớ
Có hai vấn đề chính đối với việc kiểm tra bộ nhớ nhúng là làm thế nào để kiểm tra được các logic xung quanh bộ nhớ nhúng và chính bản thân bộ nhớ đó.
Có 4 kỹ thuật cơ bản được sử dụng hiện nay gồm: kiểm tra chức năng, kỹ thuật quét đường biên bộ nhớ (boundary scan), ghép cách li (multiplexor isolation) và mạch logic tự kiểm tra (build-in self-test).
1.5.1. Kiểm tra chức năng
Các bộ nhớ nhúng có thể được kiểm tra bằng cách kiểm tra chức năng.
Đây là phương pháp hiệu quả nếu hoạt động của chip truy cập trực tiếp vào các bộ nhớ. Một ví dụ là chip vi điều khiển với các chỉ thị lệnh đặc biệt để truy cập vào bộ nhớ đệm, do đó việc kiểm tra chức năng cho bộ nhớ đệm này rất đơn giản.
Ưu điểm của kỹ thuật này gồm có:
Không có thêm mạch logic và độ trễ nào đối với việc kiểm tra.
Bất kỳ thuật toán nào cũng có thể sử dụng để kiểm tra.
Việc kiểm tra có thể thực hiện ở tần số hoạt động của bộ nhớ at-speed-testing.
Các nhược điểm của kỹ thuật này gồm có:
Không hiệu quả cho bộ nhớ mà việc truy cập trực tiếp không đơn giản trong chế độ hoạt động chức năng của chip.
Cần nhiều nguồn lực để thực hiện việc kiểm tra.
Các logic xung quanh bộ nhớ không dễ để kiểm tra.
Dữ liệu quá trình kiểm tra có thể lớn.
1.5.2. Kỹ thuật quét đường biên Boundary Scan
Kỹ thuật này sử dụng một vòng quét (scan chain) đặt tại đường biên của bộ nhớ. Một bộ ghép được sử dụng để chọn giữa các chân chức năng của bộ nhớ và chân vòng quét. Mục đích của việc này là bắt được nội dung của toàn bộ dữ liệu đầu vào và đầu ra của bộ nhớ mà không gây ảnh hưởng đến nội dung của bộ nhớ. Một kiến trúc cơ bản của kỹ thuật quét đường biên như sau:
Hình 1–8 Memory boundary scan
Dữ liệu đầu vào của vòng quét là chân SDI và dữ liệu đầu ra là chân SDO.
Việc truy cập dữ liệu tại đầu vào và đầu ra của bộ nhớ được thực hiện theo cách dịch tuần tự.
Ưu điểm của kỹ thuật này gồm có:
Khả năng phát hiện lỗi cao bên trong bộ nhớ.
Khả năng phát hiện lỗi cao cho logic xung quanh bộ nhớ nếu sử dụng quét ATPG.
Bất kỳ thuật toán nào cũng có thể sử dụng để kiểm tra.
Diện tích mạch logic tăng thêm ít bởi có thêm một số thanh ghi quét ở đầu vào và đầu ra của bộ nhớ.
Nhược điểm của kỹ thuật này gồm có:
Thời gian kiểm tra rất lâu vì cách dịch tuần tự của dữ liệu.
Không thể chạy cùng tần số của bộ nhớ at-speed-testing.
Dữ liệu quá trình kiểm tra rất lớn.
Hiện không có công cụ thương mại nào có thể tạo đoạn mã quét cho bộ nhớ.
1.5.3. Kỹ thuật ghép cách li Multiplexor Isolation
Trong kỹ thuật này, một bộ ghép được sử dụng ở đầu vào của bộ nhớ, vài tín hiệu đầu vào chính được nối trực tiếp tới đầu vào kiểm tra của bộ ghép đầu vào. Tương tự thế, một bộ ghép được sử dụng ở đầu ra của bộ nhớ và đầu ra của bộ nhớ được nối trực tiếp tới đầu vào kiểm tra của bộ ghép đầu ra. Một kiến trúc cơ bản của kỹ thuật ghép cách li như sau:
Hình 1–9 Multiplexor Isolation
Kỹ thuật này cung cấp một đường kết nối trực tiếp từ các tín hiệu đầu vào chính đến đầu vào bộ nhớ, và từ đầu ra bộ nhớ đến các tín hiệu đầu ra chính. Nó có nghĩa là các logic xung quanh đầu vào và đầu ra bộ nhớ được bỏ qua và chúng ta có thể truy cập trực tiếp vào bộ nhớ thông qua các tín hiệu đầu vào chính và đầu ra chính.
Ưu điểm của kỹ thuật này gồm có:
Bất kỳ thuật toán nào cũng có thể sử dụng để kiểm tra.
Việc kiểm tra có thể thực hiện ở tần số hoạt động của bộ nhớ at-speed-testing.
Nhược điểm của kỹ thuật này gồm có:
Diện tích tăng thêm do quá trình định tuyến các kết nối là rất lớn.
Dữ liệu quá trình kiểm tra có thể lớn.
Logic xung quanh bộ nhớ khó kiểm tra.
1.5.4. Mạch logic tự kiểm tra Build-in self-test
Mạch logic tự kiểm tra là giải pháp tốt nhất cho việc kiểm tra bộ nhớ nhúng. Bộ nhớ thường được kiểm tra bằng một đoạn mã do thuật toán kiểm tra tạo ra. Việc thiết kế khối tạo dữ liệu đầu vào và khối phân tích đáp ứng dữ liệu đầu ra được gọi là mạch logic tự kiểm tra Build-in self-test (BIST). Khối tạo dữ liệu và khối phân tích đáp ứng được điều chỉnh để phù hợp với từng bộ nhớ cần kiểm tra. Một kiến trúc cơ bản của mạch logic tự kiểm tra như sau [3,5,9]:
Hình 1–10 Build-in self-test
Với kiến trúc BIST như trên, việc kiểm tra từ bên ngoài không cần được sử dụng. Kỹ thuật này xuất phát từ ý tưởng xây dựng một thuật toán kiểm tra có khả năng phát hiện lỗi cao nhưng lại dễ dàng thiết kế ở mức mạch logic phần cứng.
Ưu điểm của kỹ thuật này gồm có:
Không cần nhiều nguồn lực cho việc kiểm tra.
Sử dụng được các thiết bị kiểm tra không đắt tiền.
Việc kiểm tra có thể thực hiện ở tần số hoạt động của bộ nhớ at-speed-testing.
Dữ liệu quá trình kiểm tra thấp.
Việc kiểm tra được thực hiện tại các tầng khác nhau như: chip, bo mạch, và hệ thống.
Nhược điểm của kỹ thuật này gồm có:
Cần dành một phần diện tích cho mạch logic BIST.
Các thuật toán kiểm tra có thể không phát hiện được tất cả các loại lỗi.