Khi ng un nuôi ch om ch

Một phần của tài liệu tổng quan về hệ thống điều khiển và giám sát các hệ thống chiếu sáng công cộng (Trang 47)

Kh i ngu n nuôi có ch c n ng chuy n t đi n áp γ pha c a m ng đi n thành ph thành các m c đi n áp DC phù h p cho m ch đi u khi n.

Hình 27:S đ nguyên lý kh i ngu n

i n áp γ pha t m ng đi n thành ph vào kh i ngu n qua Jack J1

Các linh ki n Z1,Zβ,Zγ có ch c n ng ch ng sét lan truy n trên đ ng dây đi n.

Z1, Zβ, Zγ là các van c t sét, đ c ch t o t ô xýt kim lo i (metal oxide varristor ậ MOV) th ng là ô xýt k m. c đi m c a lo i v t li u này là ch có th d n đi n đi n áp cao & s tr thành v t cách đi n đi n áp th p , đi n áp càng cao thì dòng đi n thông m ch càng l n và đi n áp càng gi m thì dòng thông m ch càng gi m v zê rô ( còn g i là kh i đi n tr phi tuy n).

L i ra c a bi n áp γ pha T1 là 1βVRMS qua c u ch nh l u γ pha D1 , Dβ, Dγ, D4, D5, D6 và t l c ngu n C1 đ c đi n áp kho ng 16VDC. V i bi n áp γ pha nh trên thì ch c n ít nh t 1 pha đi n l i vào thì v n có ngu n cung c p cho m ch đi u khi n.

48

T đi n áp 16VDC qua các IC n áp 781β, 7805, LMγ17 và các t l c Cβ, Cγ, C4 ta s có đ c các đi n áp 1βV, 5V và γ,γV đ nuôi cho các thành ph n khác trong m ch đi n:

1βV nuôi các r le

5V nuôi vi đi u khi n và màn hình LCD γ,γV nuôi th nh SD Card

4.4.2 Kh i qu n lỦ vƠ n p c quy

Hình 28:S đ nguyên lý kh i qu n lý và n p c quy

c quy đ c n i vào Jack Jβ

Ch c n ng: t đ ng chuy n ngu n cung c p cho toàn m ch b ng c quy khi m t đi n c γ

pha

N p c quy, khi c quy đ y t ng t ra kh i ngu n n p

Khi m i c p đi n, vi đi u khi n kéo đ ng Supplyγ lên cao, transistor Qβ d n, R le K1 n i c quy vào đ ng +16V qua diode D6. Nh v y khi x y ra tr ng h p m t đi n, dòng đi n t c quy ngay l p t c qua diode D6 cung c p cho m ch mà không làm gián đo n ngu n đi n cho m ch.

Trong quá trình c quy phóng đi n, vi đi u khi n liên t c theo dõi đ c đi n áp c quy qua c u chia đi n áp Rγ1,Rγ0 và Rγγ, khi đi n áp c quy d i m c cho phép thì vi đi u khi n gi t Supplyγ xu ng mass, transistor Qβ ng ng d n, r le K1 nh và k t qu là c quy đ c ng t hoàn toàn ra kh i m ch. n lúc này ch khi có đi n tr l i thì m ch m i đ c c p ngu n đ ti p t c ho t đ ng.

49

N p c quy:

Khu ch đ i thu t toán U4, transistor Q8 và Rγ4 t o thành ngu n dòng n p đi n cho c quy. Các đi n tr Rβ7, Rβ8, Rγ4 và đi n áp c quy quy t đ nh dòng n p

Dòng n p c quy có th tính g n đúng theo công th c sau:

In p = (16 - Uacquy)*R27/((R27+R28)*R34) (A)

Diode D5 có ch c n ng gi i h n dòng n p t i đa vào c quy trong tr ng h p tr c đó đi n áp c quy đư xu ng quá th p.

Trong quá trình n p đi n, vi đi u khi n liên t c theo dõi đ c đi n áp c quy qua c u chia đi n áp Rγ1, Rγ0 và Rγγ, khi đi n áp c quy đ t t i m c 1γ,8V vi đi u khi n s kéo chân BAT_EN lên cao, transistor Q1 d n, chân không đ o c a U4 xu ng m c đi n áp th p, transistor Q8 ng t, k t qu là ng t dòng đi n n p vào c quy.

4.4.3 Kh i ch p hƠnh: i u khi n các kh i đ ng t vƠ r le ngoƠi

Hình 29:S đ nguyên lý kh i ch p hành

Tín hi u t vi đi u khi n qua Rγ7, R46, transistor Q4 đ đi u khi n R le K4, l i ra th ng h c a K4 đ a vào đi u khi n cu n hút c a kh i đ ng t K1.

Diode D8 có ch c n ng tiêu tán n ng l ng t c a cu n dây r le K4 khi nó chuy n tr ng thái t đóng sang ng t.

50

4.4.4 Kh i th nh SD Card

Hình 30:S đ nguyên lý kh i th nh SD Card

Th nh đ c nuôi b ng ngu n γ,γV, vi đi u khi n có th b t t t ngu n cho th nh b ng transistor Q9 qua chân SD_power.

Các đi n tr 4k7 g m R4, R5, R6, R7, R8là các đi n tr treo các chân c n thi t c a th nh

lên 3,3V

Các c p đi n tr (R61,R64), (R62, R65), (R63, R66) dùng đ chuy n m c đi n áp 5V t vi đi u khi n sang γ,γV đ giao ti p v i th nh qua giao di n n i ti p SPI.

SD_CS: Chip Select SD_CS: Clock

SD_DI: Master Out Slave In SD_DO: Master In Slave Out

4.4.5 Kh i truy n thông n i ti p UART

M ch đi n có β c ng giao ti p UART:

M t dùng giao ti p v i MODEM GPRS

M t dùng cho giao ti p v i các m ch m r ng bên ngoài IC chuy n m c tín hi u dùng lo i MAXβγβ

51

Hình 31:S đ nguyên lý kh i truy n thông n i ti p

MAXβγβ đ c tích h p β b truy n / nh n

β l i vào EIA ậ 232: R1IN và R2IN cho ra m c TTL β chân R1OUT và R2OUT

t ng ng.

β l i vào TTL: T1IN và T2IN cho ra m c EIA ậβγβ β chân T1OUT và T2OUT

t ng ng.

Các t C19, C20, C21, C22dùng đ b m đi n áp t +5V ra m c ±10V ph c v cho điên áp c a chu n EIA ậ 232.

52

4.4.6 Kh i th i gian th c

Hình 32:S đ nguyên lý kh i đ ng h th i gian th c

Chip DS1γ07 cùng v i th ch anh γβ,768 kHz là m ch th i gian th c cho h th ng DS1γ07 giao ti p v i vi đi u khi n qua chu n truy n thông IβC.

Các chân SDA (Serial Data) và SCL (Serial Clock) đ c treo lên 5V qua β đi n tr

R59 và R60.

Pin nuôi DS1γ07 khi m t đi n là lo i γV: CRγ0β. Pin này có th nuôi DS1γ07 trong th i gian 5 n m

Chân SWQ t o ra t n s 1Hz cho vi đi u khi n làm các m c đích khác

4.4.7 Kh i hi n th : Graphic LCD

Màn hình Graphic LCD β40x1β8 đ đ hi n th đ y đ các thông s , thu n ti n cho ng i s d ng.

4.4.8 Kh i Transducer

Transducer có nhi m v đo đi n áp, dòng đi n, h s công su t và đi n n ng tiêu th c a t i.

53

54

Kh i transducer s d ng vi m ch ADE7758 c a hưng Analog Devices

i n áp γ pha: pha1, phaβ, phaγ qua các c u chia áp (R1,VR1,R9,C2), (R2,VR2,R10,C3), (R3,VR3,R11,C4) đ a vào các chân VAP, VBP, VCP c a ADE7758.

Dòng đi n γ pha qua các Current Transformer (CT) n i vào Jack J3, các c p đi n tr song song: (R51,R54), (R3,R55), (R52,R56) l n l t là Rburden cho t ng pha. i n áp trên

Rburden s t l v i dòng đi n ch y qua CT, đi n áp này qua các c u chia áp đ a vào

ADE7758

4.4.8.1 S đ kh i c a ADE7758:

Hình 34:S đ kh i c a ADE7758

 M t s đ c đi m chính c a ADE7758

o đi n n ng tiêu th γ pha v i đ chính xác cao(<0.β%) o đ c đi n n ng h u công, vô công và bi u ki n

Hai l i ra xung cho công su t h u công,công su t vô công ho c bi u ki n Có b PGA cho m i l i vào dòng đi nvà đi n áp

i n áp tham chi u β.42V v i đ trôi nh γ0ppm/oC

Ngu n nuôi đ n 5V, công su t tiêu th th p, kho ng 70 mW

4.4.8.2 Nguyên lỦ ho t đ ng:

ADE7758 là m t vi m ch khá ph c t p, trong khuôn kh lu n v n này em xin trình bày m t s kh i ch c n ng chính.

55

Các l i vào t ng t :

ADE7758 có 6 l i vào dòng và áp cho γ pha.

L i vào dòng đi n là γ c p vi sai (IAP,IAN), (IBP,IBN), (ICP,ICN), đi n áp vào t i đa v i m i kênh dòng đi n là ±500 mV. M i l i vào dòng đi n có 1 b PGA v i các h s khu ch đ i l a ch n đ c là 1, β ho c 4.

Ba l i vào đi n áp VAP, VBP và VCP, c ng nh l i vào dòng đi n, đi n áp t i đa vào m i kênh đi n áp là ±500 mV. M i l i vào đi n áp c ng có 1 b PGA v i các h s khu ch đ i l a ch n đ c là 1, β ho c 4.

 Nguyên t c đo dòng đi n hi u d ng

Ta ch xét nguyên t c đo dòng c a pha A, các pha B và pha C hoàn toàn t ng t

pha A.

Hình 35:Kh i đo dòng đi n hi u d ng trong ADE7758

Dòng đi n qua CT t l v i đi n áp trên Rburden , đi n áp này đ a vào kênh vi sai c a ADE7758, qua b PGA r i vào ADC, giá tr ADC đ c bình ph ng r i qua b l c thông th p LPFγ sau đó đ c bù offset b ng thanh ghi 1β bit AIRMSOS, sau đól y c n b c β r i đ a vào thanh ghi β4 bit AIRMS. Giá tr thanh ghi AIRMS t l v i dòng đi n qua CT. quy đ i ra giá tr dòng đi n th c v i hai s sau d u ph y c n chia cho m t h s c n ch nh, h s này thu đ c b ng th c nghi m là 70.

 Bù offset cho kh i đo dòng đi n hi u d ng IRMS

ADE7758 có s n γ thanh ghi bù offset cho dòng đi n AIRMSOS, BIRMSOS, CIRMSOS đ bù offset cho γ pha A, B, C t ng ng. Giá tr m c đ nh c a các thanh ghi

này là 0. ây là các thanh ghi có d u 1β bit, nó có th nh n các giá tr âm ho c d ng đ có th bù cho offset âm ho c d ng.

N u IRMS0 là giá tr thu đ c khi ch a bù offset thì giá tr IRMS sau khi đư bù offset đ c tính theo công th c sau:

IRMS = (IRMS02 +16384*IRMSOS)1/2

 Nguyên t c đo đi n áp hi u d ng

Ta ch xét nguyên t c đo đi n áp c a pha A, các pha B và pha C hoàn toàn t ng t pha A

56

Hình 36:Kh i đo đi n áp hi u d ng trong ADE7758

i n áp pha A qua c u chia đi n th đ a vào VAP c a ADE7758, qua b PGA r i

vào ADC, l i ra ADC sau khi qua b l c thông th p LPF1 đ c bình ph ng, qua LPFγ, l y c n b c β r i đ c bù offset b ng thanh ghi 1β bit VRMSOS, sau đó đ a vào thanh ghi β4 bit AVRMS. Giá tr thanh ghi AVRMS t l v i đi n áp l i vào. quy đ i ra giá tr đi n áp th c v i hai s sau d u ph y c n chia cho m t h s c n ch nh, h s này thu đ c b ng th c nghi m là 56.

 Bù offset cho kh i đo đi n áp hi u d ng VRMS

ADE7758 có s n γ thanh ghi bù offset cho đi n áp AVRMSOS, BVRMSOS, CVRMSOS đ bù offset cho γ pha A, B, C t ng ng. Giá tr m c đ nh c a các thanh ghi này là 0. ây là các thanh ghi có d u 1β bit, nó có th nh n các giá tr âm ho c d ng đ có th bù cho offset âm ho c d ng.

N u VRMS0 là giá tr thu đ c khi ch a bù offset thì giá tr VRMS sau khi đư bù offset

đ c tính theo công th c sau:

VRMS = VRMS0 + 64*VRMSOS

 Nguyên t c đo đi n n ng h u công

Ta ch xét nguyên t c đo đi n n ng h u công c a pha A, các pha B và pha C hoàn toàn t ng t pha A.

57

Hình 37:Kh i đo đi n n ng h u công trong ADE7758

Tích s c a đi n áp qua b bù pha b ng thanh ghi 7 bit PHCAL và dòng đi n sau b HPF đ c đ a qua b l c LPFβ sau đó đ c bù offset b ng thanh ghi 1β bit AWTTOS, qua các b nhân chia tuy n tính AWG, WDIV r i đ c c ng thích l y vào

thanh ghi 16 bit AWATTHR. Giá tr c a thanh ghi AWATTHR t l v i đi n n ng h u công c a pha A sau m t th i gian tích l y, sau khi đ c thanh ghi này giá tr c a nó t đ ng reset v 0 đ ph c v cho quá trình tích l y ti p theo. V i các l i vào dòng và áp giá tr t i h n 500mV thì thanh ghi AWATTHR có th tích l y t i đa trong th i gian 5β0ms, do đó đ gi m sai s c a phép đo ta ph i đ c thanh ghi AWATTHR v i chu k nh h n 5β0ms.

Mu n quy ra đi n n ng tiêu th theo kWh v i hai s sau d u ph y ta ph i l y giá tr thanh ghi AWATTHR chia cho m t h s c n ch nh, h s này thu đ c b ng th c nghi m là

12500.

 Nguyên t c đo đi n n ng vô công

Ta ch xét nguyên t c đo đi n n ng vô công c a pha A, các pha B và pha C hoàn toàn t ng t pha A.

58

Hình 38: Kh i đo đi n n ng vô công trong ADE7758

Tích s c a đi n áp qua b bù pha b ng thanh ghi 7 bit PHCAL và dòng đi n sau b HPF, b d ch pha /β đ c đ a qua b l c LPFβ sau đó đ c bù offset b ng thanh ghi 1β bit VAROS, qua các b nhân chia tuy n tính VARG, VARDIV r i đ c c ng thích l y vào thanh ghi 16 bit AVARHR. Giá tr c a thanh ghi AVARHR t l v i đi n n ng vô công c a pha A trong th i gian tích l y, sau khi đ c thanh ghi này giá tr c a nó t đ ng reset v 0 đ ph c v cho quá trình tích l y ti p theo. V i các l i vào dòng và áp giá tr t i h n 500mV thì thanh ghi AVARHR có th tích l y t i đa trong th i gian 5β0ms, do đó đ gi m sai s c a phép đo ta ph i đ c thanh ghi AVARHR v i chu k nh h n 5β0ms.

 Nguyên t c đo đi n n ng bi u ki n

Ta ch xét nguyên t c đo đi n n ng bi u ki n c a pha A, các pha B và pha C hoàn

toàn t ng t pha A.

59

Tích s c a đi n áp hi u d ng VRMS và dòng đi n hi u d ng IRMS sau khi qua

LPF2 đ c nhân chia tuy n tính b ng thanh ghi VAG, VADIV sau đó đ c c ng thích l y vào thanh ghi 16 bit AVAHR. Giá tr c a thanh ghi AVAHR t l v i đi n n ng h u công c a pha A trong th i gian tích l y, sau khi đ c thanh ghi này giá tr c a nó t đ ng reset v 0 đ ph c v cho quá trình tích l y ti p theo. V i các l i vào dòng và áp giá tr t i h n 500mV thì thanh ghi AVAHR có th tích l y t i đa trong th i gian 5β0ms, do đó đ gi m sai s c a phép đo ta ph i đ c thanh ghi AVAHR v i chu k nh h n 5β0ms.

 Nguyên t c đo h s công su t

B n thân Chip ADE7758 không có modul đo h s công su t. C n c vào gi n đ công su tta có th tính gián ti p h s công su t b ng th ng s gi a công su t h u công và công su t bi u ki n.

Hình 40:Ải n đ liên h gi a n ng l ng h u công, vô công và bi u ki n

H s công su t: Cos = Công su t h u công/Công su t bi u ki n

Trong cùng m t th i gian tích l y thì:

i n n ng h u công/ i n n ng bi u ki n = Công su t h u công/Công su t bi u ki n

Do đó :

60

4.4.9 Kh i vi đi u khi n

Hình 41:S đ nguyên lý kh i vi đi u khi n

Vi đi u khi n dùng trong m ch này là lo i ATMEGA1β8 c a hưng ATMEL

Một phần của tài liệu tổng quan về hệ thống điều khiển và giám sát các hệ thống chiếu sáng công cộng (Trang 47)

Tải bản đầy đủ (PDF)

(84 trang)