3.3.1 Tổng quan về PSoC Designer
PSoC Designer là phần mềm do hãng CYPRESS cung cấp miễn phí để lập trình cho PSoC. Nhìn chung PSoC Designer được chia là 2 phần:
Device Editor : để xây dựng kiến trúc phần cứng cho PSoC Application Editor: viết các chương trình ứng dụng.
Ngoài ra còn ra còn có phần debugger để dịch ra file Hex, và PSoC Programmer là chương trình nạp vào chip PSoC sử dụng mạch nạp của hãng CYPRESS. Để lựa chọn cửa sổ làm việc click chuột vào các nút có biếu trượng trên hình:
Hình 2.24 Chọn cửa sổ làm việc
3.3.2 Xây dựng kiến trúc phần cứng( Device Editor)
Các mức datasheet của PSoC
PSoC có 3 mức datasheet: Device datasheet, Datasheet từng module (embedded core) và datasheet do người sử dụng xây dựng
Device datasheet là datasheet do nhà sản xuất đưa ra chung cho cả họ PSoC ví dụ: CY8C29xx66 hoặc CY8C27xx43. Cung cấp những thông tin:
Các thanh ghi Đặc điểm nhiễu
Loại và kích thước package
Những thông tin chung chung và thông tin về nhà sản xuất
Để xem Device datasheet vào PSoC Designer mục
Help/Documentation hoặc vào trang web của nhà sản xuất: www.cypress.com
Device Editor
Application Editor Debugger User module selection view Interconnect View
Datasheet của từng module: Cung cấp biếu đồ USER Module, chi tiết đặc điểm của USER Module, lưu ý nơi đặt module trong các khối khả trình PSoC, và code mẫu. Chi tiết sẽ được trình bày trong phần PSoC Designer.
Hình 2.25User module
Trong đó:
(1): Thư viện Module: Chọn các module sử dụng phù với với project của người dùng bằng cách click đúp chuột.
(2): Sơ đồ khối user module
(3): Datasheet user module (tài nguyên,mô tả đặc điểm, tổng quan, sơ đồ khối, mô tả chức năng, các thông số đặc điểm kĩ thuật, nơi đặt nó, thước đo tài nguyên chiếm dụng, thư viện API, code mẫu và các thanh ghi).
(4):Thước đo tài nguyên (Khối số, analog, ROM, RAM, Decimator, I2C controller đã sử dụng)
1
3
4 2
Hình 2.26: Thước đo tài nguyên
Các Module mà PSoC Designer hỗ trợ:
ADCs: ADCINC, ADCINC12, ADCINC14, ADCINCVR, DELSIG8, DELSIG11, DUALADC, DUALADC8, DelSig, SAR6, TRIADC, TRIADC8
AMPLIFIERS: AMPINV, CMPPRG, CmpLP, INSAP,PGA
Analog Comm: DTMFdialer (bàn phím tương tự) Counters: Counter8, Counter16, Counter24, Counter32 DACs: DAC6, DAC8, DAC9, MDAC6, MDAC8
Digital Comm: CRC16, EzI2Cs, I2CHW, I2Cm, IrDARX, IrDATX, RX8, SD Card, SPIM, SPIS, TX8, UART.
Filters: BPF2, LPF2
Generic: SCBLOCK
Misc Digital: DigBuf, DigInv, E2PROM, LCD, LED, LED7SEG, Sleep Timer.
MUX: AMUX4, AMUX8, RefMux Protocols: BootldrI2C
PWMs: PWM8, PWM16, PWMDB8, PWMDB16. Random Seq: PRS8, PRS16, PRS24, PRS32. Temperature: FlashTemp
Datasheet do người sử dụng xây dựng: trong PSoC Designer, chọn View/datasheet.
Hình 2.27 Datasheet do người sử dụng xây dựng .
Interconnection View
Thời gian tạo datasheet
Các module đã sử dụng
Hình 2.28 Interconnection View
Mọi sự liên kết chưa được phép nếu chưa đặt các khối số hoặc tương tự vào các khối khả trình và chờ thước đo tài nguyên set xong. Đây là phần công việc quan trọng có thể được thực hiện ở của sổ Interconnection View. Ở phần trung tâm là hình mô tả các khối khả trình và các line liên kết.Công việc xây dựng kiến trúc line giống như routing PCB nhưng đơn giản hơn. Quan trọng là việc thiết lập các thông số Global sẽ được trình bày ở phần tiếp theo.
Global Parameters: Các thông số Global ở tab bên trái cửa sổ Interconnection Viewcụ thể ở hình bên dưới.
Hình 2.29 Global Parameters
Các thông số này được mặc định 1 số giá trị hợp lí mà người dùng chỉ cần lựa chọn. Ví dụ điện áp cung cấp mặc định chọn 1 trong 2 giá trị 5V hoặc 3.3V nhưng với 1 số thông số người sử dụng có thể nhập vào. Ví dụ nhập giá trị VC3 Divider.
Component Parameters
Để thiết lập các thông số cho User Module. Các thiết bị ngoại vi của PSoC hết sức linh hoạt nó hoạt động phụ thuộc vào các thông số người dùng thiết lập.Điển hình là chọn tần số của tín hiệu, các kết nối với các khối khác và các liên kết bên trong.Vì vậy thiết lập các thông số này là đièu kiện bắt buột. Hình bên dưới thí dụ cho module PWM16
Hình 2.30 Component Parameters
Là bảng thiết lập thông số trạng thái chân. Các kiểu chân PSoC được trình bày ở phần trước.T ất cả được mặc định là Analog Hi-Z, người sử dụng có thể chọn mode hoạt động cho chân PSoC phù hợp với yêu cầu. Đây cũng là 1 trong những ưu điểm vượt trội của PSoC so với vi điều khiển thông thường. Chọn mode drive cho pin có 2 cách hoặc thiết lập các thông số trong bảng này hoặc lập trình bằng phần mềm bằng cách đặt các giá trị thanh ghi thích hợp.
Trong cột Select nếu chọn là StdCPU thì chân ở chức năng chuẩn IO và không kết nối đến bất kì khối nào.
Cột Drive để thiết lập mode hoạt động của chân PSoC như pull- up, pull-down, Strong, Strong low, Open drain high, Open drain low, High Z, High Z Analog . Trường hợp cần trở kháng cao chọn
High Z Analog.
Cột thứ 3 sử dụng để thiết lập chân ngắt. Mặc định là không có ngắt (Disable), có 3 nguyên nhân ngắt là cạnh lên (Rising Edge), cạnh xuống (Falling Edge) và thay đổi trạng thái từ việc đọc (Change from read).
Hình 2.31 Pin Parameters
Placement
Những ô trống để đặt các khối khả trình có màu xám, khi ô đó đã có module khác thi có màu đặc trưng của module đó. Click vào biểu tượng Place hoặc click chuột phải chọn Place. Chú ý phải tuân thủ nguyên tắc về vị trí các khối Communication Digital và các khối Analog như đã
trình bày ở phần trước. Nối các đầu ra dầu vào của khối bằng cách click chuột trái ta sẽ thấy 1 danh sách điểm đích có thể nối như hình vẽ bên dưới.
Hình 2.32 Placement
Digital Components Interconnection
Liên kết các khối số trước hết yêu cầu người dùng phải biết cơ bản về các khối khả trình.
Hình 2.33 Digital Components Interconnection
Ở phía trên có 4 line đầu vào khối digital có màu đỏ và bên dưới các khối là 4 line đầu ra khối digital có màu xanh. Khối Digital không thể nối trực tiếp ra chân PSoC nhưng qua bộ MUX và input line và output line toàn cục (GIO, GIE, GOO, GOE).
Hình 2.34 Digital MUX
Global input lines (GIO và GIE) ở bên trái màn hình và global output lines (GOO và GOE) ở bên phải màn hình. Click chuột ở biểu tượng MUX PSoC Designer sẽ hiện ra các Global input lines cho phép nối ứng với các digital line đầu vào khác nhau.
Hình 2.35 Global Line In
PSoC Designer hỗ trợ cho bạn rất nhiều, bạn dễ dàng tạo ra các liên kết đơn giản bằng cách click chuột và chọn.dưới đây là một số hình minh họa thực hiện để nối đầu ra các khối với chân PSoC.
Hình 2.37 Global line out
Analog Components Interconnection
Chi tiết ở hình bên dưới . Nguyên tắc tương tự khối số nhưng giới hạn một số chân Analog vào và ra chứ không phải chân nào cũng được như khối số. Mặc khác nó tuân theo qui định đặt các khối Analog vào ACB, ASC và ASD đã được trình bày ở phần trước.
Hình 2.38 Analog Components Interconnection
Application Editor là giao diện cho người dùng lập trình ứng dụng bằng 1 trong 2 ngôn ngữ C hoặc ASEMBLY.
Hình 2.39 Application Editor
Trong Application Editor có các file tự động tạo ra trên cơ sở những khối mà bạn chọn bằng cách click vào biểu tượng Generate Application.
Debugger dịch ra file hex: click chuột vào biểu tượng Debugger để dịch chương trình ra file Hex.
CHƯƠNG 3: LÝ THUYẾT VỀ MOSFET
3.1 Giới thiệu về MOSFET
Transistor hiệu ứng trường gọi tắt là FETs [Fiel-Effect Transistors] bao gồm hai loại chính đó là: Transistor hiệu ứng trường có cấu trúc cổng bằng bán dẫn-oxide-kim loai, gọi tắt là MOSFET [Metal-Oxide- Semiconductor FET], và transistor hiệu ứng trường có cấu trúc cổng bằng tiếp giáp pn, thường gọi là JFET [Junction FET]. Transistor MOSFET đã trở thành một trong những dụng cụ bán dẫn quan trọng nhất trong việc thiết kế chế tạo các mạch tích hợp (ICs) do tính ổn định nhiệt và nhiều đặc tính thông dụng khác của nó. Cả MOSFET và JFET đều dẫn điện theo các kênh dẫn, nên mỗi loại đều có ở dạng kênh dẫn bằng bán dẫn n hoặc p, gọi là MOSFET kênh n (gọi tắt là NMOS), MOSFET kênh p (gọi tắt là PMOS) và JFET kênh n và JFET kênh p tương ứng. Ngoài ra, đối với MOSFET dựa theo nguyên tắc hình thành kênh dẫn mà có MOSFET cảm ứng kênh hay tăng cường kênh; giàu kênh (kênh không có sẵn) và MOSFET nghèo kênh (kênh có sẵn).
Nguyên lý hoạt động :
Khi VGS>0, một điện trường được tạo ra ở vùng cổng. Do cổng mang điện tích dương nên hút các điện tử trong nền bán dẫn p đến tập trung ở mặt đối diện của vùng cổng. Khi VGS đủ lớn, lực hút mạnh, các điện tử đến tập trung nhiều và tạo thành một thông lộ tạm thời nối liền hai vùng nguồn S và thoát D. Điện thế VGS mà từ đó dòng điện thoát ID bắt đầu tăng được gọi là điện thế thềm cổng – nguồn (gate to sourse threshold voltage) VGS(th). Khi VGS tăng lớn hơn VGS(th), dòng điện thoát ID tiếp tục tăng nhanh.
Người ta chứng minh được rằng :
2 GS GS(th)
[V -V ]
D
I K
Trong đó : ID là dòng thoát của E-Mosfet K là hằng số với đơn vị A/V2
VGS là điện thế phân cực cổng nguồn. VGS(th) là điện thế thềm cổng nguồn.
Hằng số K thường được tìm một cách gián tiếp từ các thông số do nhà sản xuất cung cấp.
3.3 Ưu nhược điểm và các thông số quan trọng của MOSFET:
3.3.1 Những ưu điểm của mosfet :
- Tốc độ chuyển mạch nhanh, tổn hao chuyển mạch nhỏ hơn BJT và IGBT.
- Tổn hao dẫn bé hơn BJT và IGBT ở vùng dòng điện nhỏ và vừa. - Không tốn công suất điều khiển như BJT, ở các mức công suất
khác nhau thì mạch điều khiển không khác nhau nhiều,giúp đơn giản hoá việc thiết kế.
- Có tuổi thọ rất cao nếu được tính toán tốt.
- Với vùng điện áp thấp(dưới 50V) và dòng lớn( cỡ trăm Ampe) thì mosfet là sự lựa chọn tốt nhất.
3.3.2 Các nhược điểm của mosfet.
- Bị hạn chế về điện áp (<1000V) và dòng điện( cỡ vài trăm Ampes đổ lại).
- Khi dòng điện tăng thì tổn hao tăng nhanh hơn BJT và IGBT. - Chịu quá tải kém, nhậy cảm với nhiệt độ.
- Giá thành cao hơn BJT và IGBT ở cùng điện áp và dòng điện định mức.
Vì những lý do trên mà mosfet thường được sử dụng ở cấp điện áp 320VDC( 220VAC sau chỉnh lưu) và dòng điện vài trăm Ampes trở lại.
3.3.3 Các thông số quan trọng của mosfet :
- Drain-to-Source Breakdown Voltage: đây là điện áp một chiều lớn nhất cho phép trên cực Drain và Source. Khi tính toán thường lấy hệ số an toàn về điện áp là1.5 trở lên.
- Continuous Drain Current dòng điện một chiều liên tục lớn nhất chảy qua mosfet, giới hạn bởi tổn hao dẫn , thường cho ở 25°C và 100°C . - Pulsed Drain Current: Dòng điện xung lớn nhất chảy qua mosfet,
phụ thuộc vào độ rộng xung,giới hạn bởi diện tích an toàn(Safe Operating Area-SOA).
- Gate-to-Source Voltage: Điện áp điều khiển giữa cực Gate và Souce, thường lớn nhất là 20V,thực tế hay đặt khoảng 10V,khi mosfet hoạt
động xảy ra hiện tượng điện áp điều khiển bị tăng cao do ảnh hưởng của điện dung ký sinh giữa cực Drain và Gate,khi tính toán nếu thấy điện áp này tăng cao cần thêm một diode zener mắc giữa cực Gate và Souce.
- Max. Power Dissipation:Công suất tiêu tán lớn nhất trong điều kiện làm mát tốt nhất và ở một nhiệt độ nhất định, thường cho ở 25°C , dựa vào Linear Derating Factor có thể tính ra công suất tiêu tán nhiệt ở các nhiệt độ khác. Công suất tiêu tán trên thực tế phụ thuộc chủ yếu vào dạng đóng vỏ và điều kiện làm mát, và bé hơn nhiều giá trị định mức.
Vd: Loại IRF-540N, dạng vỏ TO-220, datasheet cho Max. Power Dissipation =130W tại 25°C,nhưng trong điều kiện làm mát cánh tản nhiệt và quạt cưỡng bức tốt nhất thì thường chỉ nên lấy tối đa 50W. Tất cả các loại van khác có cùng dạng đóng vỏ này cũng không được chọn quá 50W.
- Linear Derating Factor: Hệ số suy giảm công suất toả nhiệt theo nhiệt độ, khoảng 0.7-2.5W/°C.
- Operating Junction and Storage Temperature Range: giới hạn nhiệt độ của lớp tiếp giáp,thường là -55 đến +175°C. Quá thang nhiệt độ này van sẽ hỏng.
- Peak Diode Recovery dv/dt: Giới hạn tốc độ tăng điện áp trên diot mắc giữa cực Drain và Souce,thường <5V/ns, khi quá giá trị này van sẽ hỏng. Sở dĩ có thông số này là vì trong van tồn tại các giá trị điện dung và điện cảm ký sinh. Khi có biến thiên điện áp ,các yếu tố này sẽ tương tác, tạo ra một sđđ đủ lớn để phá hỏng các lớp tiếp giáp trong van.
- Static Drain-to-Source On-Resistance: Điện trở biểu kiến ở trạng thái dẫn, đây là thông quyết định đến tổn hao dẫn, thông số này phụ thuộc nhiều vào điện áp chịu đựng của van và nhiệt độ lớp tiếp giáp ,tăng khi nhiệt độ lớp tiếp giáp tăng , và tăng nhanh khi điện áp định
mức tăng. Có lẽ đây là lý do tại sao mosfet ít được chế tạo ở cấp điện áp trên 1000V.
- Rise Time và Fall Time: thời gian chuyển mạch của van tương ứng từ trạng thái khoá sang trạng thái dẫn và ngược lại , được trình bày trong giản đồ dưới đây.Đây là thông số quyết định đến tổn hao chuyển mạch , là thông số quan trọng khi đánh giá chất lượng của van, khi tính toán mạch điều khiển thì Rise Time và Fall Time của xung điều khiển phải bé hơn các thông số này của van.
- Total Gate Charge: Điện tích tổng cộng của các tụ điện ký sinh trên cực Gate tại một giá trị Uđk nhất định, thường cho ở 10V, đây chính là điện tích mà mạch điều khiển(gate driver) phải nạp hoặc xả cho các tụ này trong quá trình đóng hay mở van.Bởi vậy mà mạch điều khiển đôi khi còn được gọi là Gate charge.
Thông số này quyết định đến giá trị Ipgeak của mạch điều khiển, điện tích này càng lớn thì Ipgeak càng phải lớn để đảm bảo các tụ này được nạp trong thời gian xác định. Thường Ipgeak trong khoảng 0.5-2A.
PHẦN 2: THIẾT KẾ VÀ THI CÔNG
CHƯƠNG 4: THIẾT KẾ VÀ THI CÔNG PHẦN CỨNG
4.1 Sơ đồ nguyên lý:J9 J9 CON 2 1 2 L C D _ R S 12V J7 1 2 3 4 5 J14 CON2 1 2 GN D U16 LM7805C/TO220 IN 1 OUT 3 G N D 2 D5 DIODE VC C Q3 2SA1013 J11 CON4 1 2 3 4 C6 CAP J13 CON 4 1 2 3 4 C7 C AP C8 CAP Q5 2SC1815 XR ES R14 1k8 R15 1K L C D _ D 7 L C D _ D 6 L C D _ E L C D _ W R L C D _ D 5 L C D _ D 4 J10 CON 3 1 2 3 J5 LCD 16x2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 VCC GND J8 C ON2 1 2 Encoder
KHOI NGUON CUNG CAP
P2.3 R17 3K9 D 6 LED VC C R5 RESISTOR JACK NAP ISP
P1 C ONNECTOR DB9 5 9 4 8 3 7 2 6 1 C2 10u C3 10u C4 10u CY295 66 U4 CY 29566 P2[5] 1 P2[3] 2 P2[1] 3 P4[7] 4 P4[5] 5 P4[3] 6 P4[1] 7 SMP 8 P3[7] 9 P3[5] 10 P3[3]P 11 3 [1 ] 1 2 P 1 [7 ] 1 3 P 1 [5 ] 1 4 P 1 [3 ] 1 5 P 1 [1 ] 1 6 V S S 1 7 P 1 [0 ] 1 8 P 1 [2 ] 1 9 P 1 [4 ] 2 0 P 1 [6 ] 2 1 P 3 [0 ] 2 2 P3[2] 23 P3[4] 24 P3[6] 25 XRES 26 P4[0] 27 P4[2] 28 P4[4] 29 P4[6] 30 P2[0] 31 P2[2] 32 P2[4] 33 P 2 [6 ] 3 4 P 0 [0 ] 3 5 P 0 [2 ] 3 6 P 0 [4 ] 3 7 P 0 [6 ] 3 8 V D D 3 9 P 0