AD620 là IC khuếch đại vi sai cho chất lượng cao. Với khả năng dễ dàng điều chỉnh hệ số khuếch đại từ 1 cho tới 1000 bằng cách thay đổi giá trị điện trở khuếch đại đặt vào giữa của hai phần tử khuếch đại thuật toán nằm bên trong IC (được nối ra ngồi qua chân 2 và chân 8). Dịng bias đầu vào tối đa là 1nA, đặc tính khuếch đại ít phụ thuộc vào nhiệt độ (điện áp offset tối đa 0.6µV/ºC). Hệ số khuếch đại của AD620 được tính bằng cơng thức (3):
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 34 49.4 49.4 1 1 G G k k G R R G Với G: là độ lợi khuếch đại.
RG: là điện trở ngoài đặt giữa hai phần tử khuếch đại thuât toán.
3.2 Mạch điều khiển chân phải :
Trong quá trình đo điện tim, tồn tại một điện áp Vc giữa điểm trung tính trên cơ thể người và điểm trung tính trên mạch đo. Điều này dẫn đến việc tín hiệu điện tim thu được bị lệch khỏi đường cơ sở. Để tránh hiện tượng trôi điểm khơng trong q trình đo điện tim người ta thường dùng một mạch điều khiển chân phải (nối với một điện cực gắn vào chân phải) để nhằm mục đích giảm điện áp chênh lệch Vc. Tuy nhiên nếu không đảm bảo được sự cách ly với điện kháng đủ lớn dòng điện chạy qua điện cực này có thể gây nguy hiểm tới người sử dụng.
Hình 3.5Mạch điều khiển chân phải.
Quan sát trên hình 3.5 ta thấy được điện thế giữa trung tính của mạch đo (Vo) và trung tính của người (Vc) của khuếch đại U1 (OP07) có quan hệ như phương trình (4):
1
C O d v v R i (4)
Với id là dòng điện chạy từ mạch đo vào chân phải. Mặt khác, ta lại có phương trình (5):
V0= - R3//R4R2 Vc=> Vc = R2+(R3//R4) iR1(R3//R4) d (5)
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 35 Do đó để giảm được điện áp chênh lệch Vc ta phải chọn lựa R1, R2, R3, R4 sao cho với id cho trước thì Vc phải nhỏ hơn mức quy định.
Theo tiêu chuẩn điện tim quy ước quốc tế dòng id thường ở mức nhỏ hơn 20µA (với dịng >5mA trong khoảng thời gian 200mS có thể gây sốc cho tim). Với những giá trị điện trở lựa chọn trên hình vẽ ta tính được: vC 47V. Khi đó chỉ cần bù sai lệch tĩnh tương ứng với 47V (hoặc bỏ qua nếu khơng cần thiết) thì tín hiệu điện tim thu được sẽ tránh được hiện tượng trôi điểm không khi đo. Tụ điện C1 mắc nối tiếp với R5 nhằm mục đích lọc nhiễu cao tần khi chạy qua mạch điều khiển chân phải.
3.3 Mạch lọc tích cực :
Do tín hiệu ECG rất bé,khoảng 1-1.5mv, rất nhỏ so với nhiễu điện lưới nên ta cần dùng bộ lọc có thể vừa lọc vừa khuếch đại. Hơn nữa mạch lọc tích cực hơn hẳn mạch lọc thụ động ở vùng tần số thấp như tín hiệu ECG ( từ 0.5-150Hz).
Bộ lọc tích cực bao gồm tổ hợp các điện trở, điện dung và một hay nhiều linh kiện tích cực (như opamp..) sử dụng hồi tiếp.Hiện nay bộ lọc tích cực vẫn được phát triển và đóng vai trị quan trọng trong công nghệ lọc.
Ta xem đáp hứng biên độ và tần số của một số loại mạch lọc:
Ta thấy mạch lọc Butterworth có đáp ứng biên tần phẳng, khơng bị gơn sóng gây sai dạng tín hiệu,và là mạch lọc được sử dụng nhiều nhất.
Mạch lọc Chebyshev đặc tuyến có gơn sóng trong dải thơng,độ dốc lớn hơn 20dB/1dec.
Mạch lọc Bessel có đặt tínhBiên độ - Tần số giảm dần từ miền thông sang miền chắn.
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 36
Hình 3.6 Đặc tính Biên độ - Tần số của 3 loại mạch lọc.
3.3.1 Mạch lọc thông thấp :Mạch lọc sẽ cho tín hiệu có tần số nhỏ hơn tần số
cắt đi qua, cịn các tín hiệu có tần số lớn hơn tần số cắt sẽ bị suy giảm biên độ.
Mạch lọc thông thấp bậc 1:Độ dốc của đáp ứng biên độ là 20dB/dec.
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 37
Hình 3.8Mạch lọc thơng thấp bậc 1.
Với Uv: Điện áp ngõ vào mạch lọc. Ur: Điện áp ngõ ra mạch lọc.
Để xác định được tần số cắt trên của mạch lọc thông thấp bậc 1 ta tính theo cơng thức (6):
f1 =2πRC1 (6)
Với mạch lọc này có độ lợi là A=1.
Mạch lọc thông thấp bậc 2:Độ dốc của đáp ứng biên độ là 40dB/dec.
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 38 Với Vi: Điện áp ngõ vào mạch lọc.
Vo: Điện áp ngõ ra mạch lọc.
Tần số cắt của mạch Butterworth được xác định bởi công thức (7):
fc = 1
2π R₁R₂C₁C₂ (7)
3.3.2 Mạch lọc thông cao:
Mạch lọc thông cao bậc 1:
Hình 3.10Mạch lọc thơng cao bậc 1.
Với Vi: Điện áp ngõ vào mạch lọc. Vo: Điện áp ngõ ra mạch lọc.
Tần số cắt của mạch lọc thông cao bậc 1 được xác định theo công thức (8) độ lợi khuếch đại được tính theo cơng thức (9):
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 39 A = 1+R2R3(9)
Mạch lọc thơng cao bậc 2 :
Hình 3.11Mạch lọc thơng cao bậc 2.
Với Vi: Điện áp ngõ vào mạch lọc. Vo: Điện áp ngõ ra mạch lọc.
Tần số cắt được xác định bởi công thức (10):
fc = 1
2π R₁R₂C₁C₂ (10)
3.3.3 Mạch lọc chắn dải :
Các dây dẫn lưới điện và các vật dẫn lưới điện đều sinh ra điện trường xung quanh nó. Điện trường sẽ tác động tới máy điện tim, dây điện cực và cơ thể bệnh nhân do điện áp lưới điện có tần số 50Hz nên điện trường do nó sinh ra cũng biến thiên theo tần số trên.Sự biến thiên này gây ảnh hưởng rất lớn đến sóng nhịp tim. Do đó ta cần dùng mạch lọc chắn dải. Mạch lọcchắn dải là tương ứng với mạch lọc
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 40 thông cao và thông thấp ghép song song với tần số của mạch lọc thông cao lớn hơn mạch lọc thơng thấp.
Hình 3.12Sơ đồ khối mạch lọc triệt dải.
Hình 3.13Sơ đồ mạch lọc triệt dải.
Với Vin: Điện áp ngõ vào mạch lọc. Vout: Điện áp ngõ ra mạch lọc.
Với R = R1 = R2 ; C = C1 = C2 ; C3 = 2C ; R3+R4 =R2 thì ta tính được tần số cắt theo cơng thức (11):
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 41 fc = 2πRC1 (11) 3.4 Mạch lọc thụ động: Là mạch chứa các phần tử thụ động ( R,L,C). Có hệ số truyền đạt K(w) < 1. 3.4.1 Mạch lọc thơng thấp: Hình 3.14 Lọc thơng thấp thụ động.
Với Vinput: Điện áp ngõ vào mạch lọc. Voutput: Điện áp ngõ ra mạch lọc.
Tần số cắt của mạch lọc thơng thấp thụ động bậc 1 được tính theo công thức (12):
fc = 2πRC1 (12)
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 42
Hình 3.15 Lọc thơng cao thụ động.
Với Vinput: Điện áp ngõ vào mạch lọc. Voutput: Điện áp ngõ ra mạch lọc.
Tần số cắt của mạch lọc thơng cao thụ động bậc 1 cũng được tính theo công thức (13):
fc = 2πRC1 (13)
3.4.3 Mạch lọc thơng dải:
Hình 3.16 Lọc thơng dải thụ động.
Với Vi: Điện áp ngõ vào mạch lọc.
Vi Vo
Lọc thông thấp
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 43 Vo: Điện áp ngõ ra mạch lọc.
Đặc điểm của mạch lọc thông dải:
Mạch lọc thông dải gồm mạch lọc thông thấp mắc nối tiếp với mạch lọc thông cao.
Tần số cắt trên là:w1 =R1C11 ; Tần số cắt dưới là: w2 = R2C21 ;
Đặc tuyến truyền đạt của bộ lọc thơng dải.
Hình 3.17Đáp ứng Biên độ - Tần số bộ lọc thông dải.
3.4.3 Mạch lọc chắn dải: Biên độ Tần số Tần số cắt dưới Tần số cắt trên
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 44
Hình 3.18 Bộ lọc chắn dải.
Với Vi: Điện áp ngõ vào mạch lọc. Vo: Điện áp ngõ ra mạch lọc. Đặc điểm của mạch lọc chắn dải:
Bộ lọc chắn dải gồm bộ lọc thông thấp mắc song song với bộ lọc thông cao. Tần số cắt dưới là:w1 =R1C11 ; Tần số cắt trên là: w2 = R2C21 ; Đáp ứng Biên độ - Tần số như hình 3.19: Lọc thông cao Lọc thông thấp Tần số Biên độ Tần số cắt dưới Tần số cắt trên
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 45
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 46
CHƢƠNG IV:CÁC CHUẨN GIAO TIẾP
4.1Mục đích:
Vi điều khiển là thiết bị xử lý trung tâm của toàn bộ một hệ thống điện tử, vì thế nhu cầu kết nối với nhiều thiết bị ngoại vi để thu thập và xử lý dữ liệu là rất cần thiết. Việc sử dụng các chuẩn giao tiếp sẽ giúp ta giao tiếp với nhiều thiết bị ngoại vi, xử lý và lập trình dễ dàng hơn.
Hình 4.1 Sơ đồ khối chế độ SPI và I2C [4].
4.2Chế độ SPI: 4.2.1 Khái niệm: 4.2.1 Khái niệm:
SPI (Serial Peripheral Bus) là một chuẩn truyền thông nối tiếp tốc độ cao do
hãng Motorola đề xuất. Đây là kiểu truyền thơng Master-Slave, trong đó có một chip Master điều phối q trình tuyền thông và các chip Slaves được điều khiển bởi Master vì thế truyền thơng chỉ xảy ra giữa Master và Slave. SPI là một cách truyền song công (full duplex) nghĩa là tại cùng một thời điểm quá trình truyền và nhận có
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 47 thể xảy ra đồng thời. SPI đôi khi được gọi là chuẩn truyền thơng “bốn dây” vì có 4 đường giao tiếp trong chuẩn này đó là SCK (Serial Clock), MISO (Master Input Slave Output), MOSI (Master Ouput Slave Input) và SS (Slave Select). Hình 14 thể hiện một kết SPI giữa một chip Master và 3 chip Slave thông qua bốn đường.
SCK: Xung giữ nhịp cho giao tiếp SPI, vì SPI là chuẩn truyền đồng bộ nên
cần một đường giữ nhịp, mỗi nhịp trên chân SCK báo môt bit dữ liệu đến hoặc đi. Đây là điểm khác biệt với truyền thông không đồng bộ mà chúng ta đã biết. Sự tồn tại của chân SCK giúp q trình tuyền ít bị lỗi và vì thế tốc độ truyền của SPI có thể đạt rất cao. Xung nhịp chỉ được tạo ra bởi chip Master.
MISO– Master Input / Slave Output: nếu là chip Master thì đây là đường
Input cịn nếu là chip Slave thì MISO lại là Output. MISO của Master và các Slaves được nối trực tiếp với nhau.
MOSI – Master Output / Slave Input: nếu là chip Master thì đây là đường
Output,cịn nếu là chip Slave thì MOSI là Input. MOSI của Master và các Slaves được nối trực tiếp với nhau.
SS – Slave Select: SS là đường chọn Slave cần giao tiếp, trên các chip Slave
đường SS sẽ ở mức cao khi không làm việc. Nếu chip Master kéo đường SS của một Slave nào đó xuống mức thấp thì việc giao tiếp sẽ xảy ra giữa Master và Slave đó. Chỉ có một đường SS trên mỗi Slave nhưng có thể có nhiều đường điều khiển SS trên Master, tùy thuộc vào thiết kế của người dùng.
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 48
4.2.2 Hoạt động:
Truyền dữ liệu SPI:
Mỗi chip Master hay Slave có một thanh ghi dữ liệu 8 bits. Cứ mỗi xung nhịp do Master tạo ra trên đường giữ nhịp SCK, một bit trong thanh ghi dữ liệu của Master được truyền qua Slave trên đường MOSI, đồng thời một bit trong thanh ghi dữ liệu của chip Slave cũng được truyền qua Master trên đường MISO. Do 2 gói dữ liệu trên 2 chip được gởi qua lại đồng thời nên quá trình truyền dữ liệu này được gọi là song cơng. Hình 5 mơ tả q trình truyền 1 gói dữ liệu thực hiện bởi module SPI trong PIC, bên trái là chip Master và bên phải là Slave.
Hình 4.3 Truyền dữ liệu SPI.
Trong các chế độ SPI cho phép 8 bit dữ liệu được đồng bộ truyền nhận đồng thời. Tất cả bốn chế độ SPI đều được hổ trợ. Để thực hiện thông tin liên lạc, thông thường 3 chân được sử dụng:
Serial Data Out (SDO) – RC5/SDO.
Serial Data In (SDI) – RC4/SDI/SDA.
Serial Clock (SCK) – RC3/SCK/SCL.
Thêm vào đó chân thứ tư có thể được sử dụng khi ở chế độ tớ:
Slave Select (SS) – RA5/AN4/SS/HLVDIN/C2OUT. Chế độ SPI hoạt động được hổ trợ bởi 4 thanh ghi:
Thanh ghi điều khiển-MSSP Control Register 1 (SSPCON1).
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 49
Thanh ghi đệm truyền nhận dữ liệu nối tiếp-Serial Receive/Transmit Buffer.
Register (SSPBUF)
Thanh ghi dịch - MSSP Shift Register (SSPSR).
Thanh ghi SSPCON1 và SSPSTAT được sử dụng để kiểm sốt và thăm dị hoạt động của chế độ SPI. Có thể đọc và ghi trên thanh ghi SSPCON1. Sáu bit thấp của thanh ghi SSPSTAT là chỉ đọc. Hai bit cao của SSPSTAT có thể đọc và ghi.
SSPSR là thanh ghi dịch sử dụng để chuyển dữ liệu vào trong hoặc ra ngoài. SPBUF là thanh ghi đệm dữ liệu, các bytes của nó có thể được đọc dữ liệu ra hoặc được ghi dữ liệu vào.
4.3CHẾ ĐỘ I2C: 4.3.1 Giới thiệu:
Ngày nay trong các hệ thống điện tử hiện đại, rất nhiều IC hay thiết bị ngoại vi cần phải giao tiếp với các IC hay các thiết bị ngoại vi khác. Với mục tiêu đạt được hiệu quả cho phần cứng tốt nhất với mạch điện đơn giản, hãng Phillips đã phát triển một chuẩn giao tiếp nối tiếp 2 dây được gọi là I2C. I2C là viết tắt của cụm từ Inter-Intergrated Circuit Bus giao tiếp giữa các IC với nhau. Kết nối của giao tiếp I2C gồm: SDA (Serial Data Line) và SCL (Serial Clock Line). I2C mặc dù được phát triển bởi Phillips, nhưng nó đã được rất nhiều nhà sản xuất IC trên thế giới sử dụng. I2C trở thành một chuẩn công nghiệp cho các giao tiếp điều khiển, có thể ra đây một vài tên tuổi ngoài Phillips như: Texas Intrument (TI), Maxim-Dallas, Analog Device, National Semiconductor… Bus I2C được sử dụng làm bus giao tiếp ngoại vi cho rất nhiều loại IC khác nhau như các loại vi điều khiển 8051, PIC, AVR, ARM, chip nhớ như RAM tĩnh (Static Ram), EEPROM, bộ chuyển đổi tương tự-số (ADC), số-tương tự (DAC), IC điều khiển LCD, LED…
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 50
Hình 4.4 Bus I2C và các thiết bị ngoại vi.
Chế độ I2C trong module MSSP thực hiện đầy đủ chức năng của một thiết bị chủ hay thiết bị tớ. Nó hỗ trợ các ngắt, các bit start và bit stop và cấu trúc phần cứng để xác định hướng dữ liệu trên Bus truyền.
4.3.2 Các chế độ truyền/nhận dữ liệu:
Một giao tiếp I2C gồm có 2 dây:
Serial Data (SDA).
Serial Clock (SCL).
SDA là đường truyền dữ liệu 2 hướng, còn SCL là đường truyền xung đồng hồ và chỉ theo một hướng. Như hình 3.5, khi một thiết bị ngoại vi kết nối vào đường I2C thì chân SDA của nó sẽ nối với dây SDA của Bus, chân SCL sẽ nối với dây SCL.
Mỗi dây SDA hay SCL đều được nối với điện áp dương của nguồn cấp thông qua một điện trở kéo lên (Pullup Resistor). Sự cần thiết của các điện trở kéo này là vì chân giao tiếp I2C của các thiết bị ngoại vi thường là dạng cực máng hở (Opendrain hay Opencollector). Giá trị của các điện trở này khác nhau tùy vào từng thiết bị và chuẩn giao tiếp, thường dao động trong khoảng 1 KΩ đến 10 KΩ.
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 51
Hình 4.5 Sơ đồ truyền / nhận dữ liệu Master –Slave.
Về dữ liệu truyền trên bus I2Cchuẩn truyền 8 bit dữ liệu có hướng dẫn trên đường truyền với tốc độ 100Kbit/s - Chế độ chuẩn(Standard Mode). Tốc độ truyền có thể lên tới 400Kbits/s - Chế độ nhanh (Fast Mode) và cao nhất là 3.4 Mbits/s - Chế độ cao tốc ( High-speed Mode ).
Một bus I2C có thể hoạt động ở nhiều chế độ khác nhau:
Một chủ-một tớ (one master – one slave).
Một chủ-nhiều tớ (one master – multi slave).
Nhiều chủ-nhiều tớ (Multi master – multi slave).
4.4BỘ TRUYỀN NHẬN DỮ LIỆU ĐỒNG BỒ (EUSART-Enhanced Universal Synchronous Asynchronous Receiver Transmitter)
4.4.1 Giới thiệu:
Module thu phát đồng bộ và không đồng bộ (EUSART) là một trong hai module vào ra nối tiếp.(Nói chung EUSART cũng được biết đến như giao diện truyền thông nối tiếp hoặc SCL).EUSART có thể cấu hình như hệ thống khơng đồng bộ song cơng mà nó có thể giao tiếp với thiết bị ngoại vi, như là các thiết bị đầu cuối và các máy tính cá nhân. Nó cũng có thể được cấu hình như là chế độ bán
Transmitter Receiver Transmitter Receiver Master Master Slave Slave SDA SCL SDA SCL
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 52 song cơng, hệ thống đồng bộ có thể giao tiếp với thiết bị ngoại vi, như là bộ A/D hoặc D/A, và các EEPROMs.
Module thu phát đồng bộ và không đồng bộ mở rộng USART được tích hợp ,