CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 38 Với Vi: Điện áp ngõ vào mạch lọc.
Vo: Điện áp ngõ ra mạch lọc.
Tần số cắt của mạch Butterworth được xác định bởi công thức (7):
fc = 1
2π R₁R₂C₁C₂ (7)
3.3.2 Mạch lọc thông cao:
Mạch lọc thơng cao bậc 1:
Hình 3.10Mạch lọc thơng cao bậc 1.
Với Vi: Điện áp ngõ vào mạch lọc. Vo: Điện áp ngõ ra mạch lọc.
Tần số cắt của mạch lọc thông cao bậc 1 được xác định theo cơng thức (8) độ lợi khuếch đại được tính theo cơng thức (9):
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 39 A = 1+R2R3(9)
Mạch lọc thơng cao bậc 2 :
Hình 3.11Mạch lọc thơng cao bậc 2.
Với Vi: Điện áp ngõ vào mạch lọc. Vo: Điện áp ngõ ra mạch lọc.
Tần số cắt được xác định bởi công thức (10):
fc = 1
2π R₁R₂C₁C₂ (10)
3.3.3 Mạch lọc chắn dải :
Các dây dẫn lưới điện và các vật dẫn lưới điện đều sinh ra điện trường xung quanh nó. Điện trường sẽ tác động tới máy điện tim, dây điện cực và cơ thể bệnh nhân do điện áp lưới điện có tần số 50Hz nên điện trường do nó sinh ra cũng biến thiên theo tần số trên.Sự biến thiên này gây ảnh hưởng rất lớn đến sóng nhịp tim. Do đó ta cần dùng mạch lọc chắn dải. Mạch lọcchắn dải là tương ứng với mạch lọc
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 40 thông cao và thông thấp ghép song song với tần số của mạch lọc thông cao lớn hơn mạch lọc thơng thấp.
Hình 3.12Sơ đồ khối mạch lọc triệt dải.
Hình 3.13Sơ đồ mạch lọc triệt dải.
Với Vin: Điện áp ngõ vào mạch lọc. Vout: Điện áp ngõ ra mạch lọc.
Với R = R1 = R2 ; C = C1 = C2 ; C3 = 2C ; R3+R4 =R2 thì ta tính được tần số cắt theo cơng thức (11):
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 41 fc = 2πRC1 (11) 3.4 Mạch lọc thụ động: Là mạch chứa các phần tử thụ động ( R,L,C). Có hệ số truyền đạt K(w) < 1. 3.4.1 Mạch lọc thơng thấp: Hình 3.14 Lọc thơng thấp thụ động.
Với Vinput: Điện áp ngõ vào mạch lọc. Voutput: Điện áp ngõ ra mạch lọc.
Tần số cắt của mạch lọc thơng thấp thụ động bậc 1 được tính theo cơng thức (12):
fc = 2πRC1 (12)
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 42
Hình 3.15 Lọc thơng cao thụ động.
Với Vinput: Điện áp ngõ vào mạch lọc. Voutput: Điện áp ngõ ra mạch lọc.
Tần số cắt của mạch lọc thơng cao thụ động bậc 1 cũng được tính theo cơng thức (13):
fc = 2πRC1 (13)
3.4.3 Mạch lọc thơng dải:
Hình 3.16 Lọc thơng dải thụ động.
Với Vi: Điện áp ngõ vào mạch lọc.
Vi Vo
Lọc thông thấp
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 43 Vo: Điện áp ngõ ra mạch lọc.
Đặc điểm của mạch lọc thông dải:
Mạch lọc thông dải gồm mạch lọc thông thấp mắc nối tiếp với mạch lọc thông cao.
Tần số cắt trên là:w1 =R1C11 ; Tần số cắt dưới là: w2 = R2C21 ;
Đặc tuyến truyền đạt của bộ lọc thông dải.
Hình 3.17Đáp ứng Biên độ - Tần số bộ lọc thông dải.
3.4.3 Mạch lọc chắn dải: Biên độ Tần số Tần số cắt dưới Tần số cắt trên
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 44
Hình 3.18 Bộ lọc chắn dải.
Với Vi: Điện áp ngõ vào mạch lọc. Vo: Điện áp ngõ ra mạch lọc. Đặc điểm của mạch lọc chắn dải:
Bộ lọc chắn dải gồm bộ lọc thông thấp mắc song song với bộ lọc thông cao. Tần số cắt dưới là:w1 =R1C11 ; Tần số cắt trên là: w2 = R2C21 ; Đáp ứng Biên độ - Tần số như hình 3.19: Lọc thông cao Lọc thông thấp Tần số Biên độ Tần số cắt dưới Tần số cắt trên
CHƢƠNG III: PHƢƠNG PHÁP ĐO ĐẠC TÍN HIỆU ECG 45
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 46
CHƢƠNG IV:CÁC CHUẨN GIAO TIẾP
4.1Mục đích:
Vi điều khiển là thiết bị xử lý trung tâm của toàn bộ một hệ thống điện tử, vì thế nhu cầu kết nối với nhiều thiết bị ngoại vi để thu thập và xử lý dữ liệu là rất cần thiết. Việc sử dụng các chuẩn giao tiếp sẽ giúp ta giao tiếp với nhiều thiết bị ngoại vi, xử lý và lập trình dễ dàng hơn.
Hình 4.1 Sơ đồ khối chế độ SPI và I2C [4].
4.2Chế độ SPI: 4.2.1 Khái niệm: 4.2.1 Khái niệm:
SPI (Serial Peripheral Bus) là một chuẩn truyền thông nối tiếp tốc độ cao do
hãng Motorola đề xuất. Đây là kiểu truyền thông Master-Slave, trong đó có một chip Master điều phối quá trình tuyền thơng và các chip Slaves được điều khiển bởi Master vì thế truyền thơng chỉ xảy ra giữa Master và Slave. SPI là một cách truyền song công (full duplex) nghĩa là tại cùng một thời điểm quá trình truyền và nhận có
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 47 thể xảy ra đồng thời. SPI đôi khi được gọi là chuẩn truyền thơng “bốn dây” vì có 4 đường giao tiếp trong chuẩn này đó là SCK (Serial Clock), MISO (Master Input Slave Output), MOSI (Master Ouput Slave Input) và SS (Slave Select). Hình 14 thể hiện một kết SPI giữa một chip Master và 3 chip Slave thông qua bốn đường.
SCK: Xung giữ nhịp cho giao tiếp SPI, vì SPI là chuẩn truyền đồng bộ nên
cần một đường giữ nhịp, mỗi nhịp trên chân SCK báo môt bit dữ liệu đến hoặc đi. Đây là điểm khác biệt với truyền thông không đồng bộ mà chúng ta đã biết. Sự tồn tại của chân SCK giúp q trình tuyền ít bị lỗi và vì thế tốc độ truyền của SPI có thể đạt rất cao. Xung nhịp chỉ được tạo ra bởi chip Master.
MISO– Master Input / Slave Output: nếu là chip Master thì đây là đường
Input cịn nếu là chip Slave thì MISO lại là Output. MISO của Master và các Slaves được nối trực tiếp với nhau.
MOSI – Master Output / Slave Input: nếu là chip Master thì đây là đường
Output,cịn nếu là chip Slave thì MOSI là Input. MOSI của Master và các Slaves được nối trực tiếp với nhau.
SS – Slave Select: SS là đường chọn Slave cần giao tiếp, trên các chip Slave
đường SS sẽ ở mức cao khi không làm việc. Nếu chip Master kéo đường SS của một Slave nào đó xuống mức thấp thì việc giao tiếp sẽ xảy ra giữa Master và Slave đó. Chỉ có một đường SS trên mỗi Slave nhưng có thể có nhiều đường điều khiển SS trên Master, tùy thuộc vào thiết kế của người dùng.
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 48
4.2.2 Hoạt động:
Truyền dữ liệu SPI:
Mỗi chip Master hay Slave có một thanh ghi dữ liệu 8 bits. Cứ mỗi xung nhịp do Master tạo ra trên đường giữ nhịp SCK, một bit trong thanh ghi dữ liệu của Master được truyền qua Slave trên đường MOSI, đồng thời một bit trong thanh ghi dữ liệu của chip Slave cũng được truyền qua Master trên đường MISO. Do 2 gói dữ liệu trên 2 chip được gởi qua lại đồng thời nên quá trình truyền dữ liệu này được gọi là song cơng. Hình 5 mơ tả q trình truyền 1 gói dữ liệu thực hiện bởi module SPI trong PIC, bên trái là chip Master và bên phải là Slave.
Hình 4.3 Truyền dữ liệu SPI.
Trong các chế độ SPI cho phép 8 bit dữ liệu được đồng bộ truyền nhận đồng thời. Tất cả bốn chế độ SPI đều được hổ trợ. Để thực hiện thông tin liên lạc, thông thường 3 chân được sử dụng:
Serial Data Out (SDO) – RC5/SDO.
Serial Data In (SDI) – RC4/SDI/SDA.
Serial Clock (SCK) – RC3/SCK/SCL.
Thêm vào đó chân thứ tư có thể được sử dụng khi ở chế độ tớ:
Slave Select (SS) – RA5/AN4/SS/HLVDIN/C2OUT. Chế độ SPI hoạt động được hổ trợ bởi 4 thanh ghi:
Thanh ghi điều khiển-MSSP Control Register 1 (SSPCON1).
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 49
Thanh ghi đệm truyền nhận dữ liệu nối tiếp-Serial Receive/Transmit Buffer.
Register (SSPBUF)
Thanh ghi dịch - MSSP Shift Register (SSPSR).
Thanh ghi SSPCON1 và SSPSTAT được sử dụng để kiểm sốt và thăm dị hoạt động của chế độ SPI. Có thể đọc và ghi trên thanh ghi SSPCON1. Sáu bit thấp của thanh ghi SSPSTAT là chỉ đọc. Hai bit cao của SSPSTAT có thể đọc và ghi.
SSPSR là thanh ghi dịch sử dụng để chuyển dữ liệu vào trong hoặc ra ngoài. SPBUF là thanh ghi đệm dữ liệu, các bytes của nó có thể được đọc dữ liệu ra hoặc được ghi dữ liệu vào.
4.3CHẾ ĐỘ I2C: 4.3.1 Giới thiệu:
Ngày nay trong các hệ thống điện tử hiện đại, rất nhiều IC hay thiết bị ngoại vi cần phải giao tiếp với các IC hay các thiết bị ngoại vi khác. Với mục tiêu đạt được hiệu quả cho phần cứng tốt nhất với mạch điện đơn giản, hãng Phillips đã phát triển một chuẩn giao tiếp nối tiếp 2 dây được gọi là I2C. I2C là viết tắt của cụm từ Inter-Intergrated Circuit Bus giao tiếp giữa các IC với nhau. Kết nối của giao tiếp I2C gồm: SDA (Serial Data Line) và SCL (Serial Clock Line). I2C mặc dù được phát triển bởi Phillips, nhưng nó đã được rất nhiều nhà sản xuất IC trên thế giới sử dụng. I2C trở thành một chuẩn công nghiệp cho các giao tiếp điều khiển, có thể ra đây một vài tên tuổi ngoài Phillips như: Texas Intrument (TI), Maxim-Dallas, Analog Device, National Semiconductor… Bus I2C được sử dụng làm bus giao tiếp ngoại vi cho rất nhiều loại IC khác nhau như các loại vi điều khiển 8051, PIC, AVR, ARM, chip nhớ như RAM tĩnh (Static Ram), EEPROM, bộ chuyển đổi tương tự-số (ADC), số-tương tự (DAC), IC điều khiển LCD, LED…
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 50
Hình 4.4 Bus I2C và các thiết bị ngoại vi.
Chế độ I2C trong module MSSP thực hiện đầy đủ chức năng của một thiết bị chủ hay thiết bị tớ. Nó hỗ trợ các ngắt, các bit start và bit stop và cấu trúc phần cứng để xác định hướng dữ liệu trên Bus truyền.
4.3.2 Các chế độ truyền/nhận dữ liệu:
Một giao tiếp I2C gồm có 2 dây:
Serial Data (SDA).
Serial Clock (SCL).
SDA là đường truyền dữ liệu 2 hướng, còn SCL là đường truyền xung đồng hồ và chỉ theo một hướng. Như hình 3.5, khi một thiết bị ngoại vi kết nối vào đường I2C thì chân SDA của nó sẽ nối với dây SDA của Bus, chân SCL sẽ nối với dây SCL.
Mỗi dây SDA hay SCL đều được nối với điện áp dương của nguồn cấp thông qua một điện trở kéo lên (Pullup Resistor). Sự cần thiết của các điện trở kéo này là vì chân giao tiếp I2C của các thiết bị ngoại vi thường là dạng cực máng hở (Opendrain hay Opencollector). Giá trị của các điện trở này khác nhau tùy vào từng thiết bị và chuẩn giao tiếp, thường dao động trong khoảng 1 KΩ đến 10 KΩ.
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 51
Hình 4.5 Sơ đồ truyền / nhận dữ liệu Master –Slave.
Về dữ liệu truyền trên bus I2Cchuẩn truyền 8 bit dữ liệu có hướng dẫn trên đường truyền với tốc độ 100Kbit/s - Chế độ chuẩn(Standard Mode). Tốc độ truyền có thể lên tới 400Kbits/s - Chế độ nhanh (Fast Mode) và cao nhất là 3.4 Mbits/s - Chế độ cao tốc ( High-speed Mode ).
Một bus I2C có thể hoạt động ở nhiều chế độ khác nhau:
Một chủ-một tớ (one master – one slave).
Một chủ-nhiều tớ (one master – multi slave).
Nhiều chủ-nhiều tớ (Multi master – multi slave).
4.4BỘ TRUYỀN NHẬN DỮ LIỆU ĐỒNG BỒ (EUSART-Enhanced Universal Synchronous Asynchronous Receiver Transmitter)
4.4.1 Giới thiệu:
Module thu phát đồng bộ và không đồng bộ (EUSART) là một trong hai module vào ra nối tiếp.(Nói chung EUSART cũng được biết đến như giao diện truyền thông nối tiếp hoặc SCL).EUSART có thể cấu hình như hệ thống khơng đồng bộ song công mà nó có thể giao tiếp với thiết bị ngoại vi, như là các thiết bị đầu cuối và các máy tính cá nhân. Nó cũng có thể được cấu hình như là chế độ bán
Transmitter Receiver Transmitter Receiver Master Master Slave Slave SDA SCL SDA SCL
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 52 song cơng, hệ thống đồng bộ có thể giao tiếp với thiết bị ngoại vi, như là bộ A/D hoặc D/A, và các EEPROMs.
Module thu phát đồng bộ và không đồng bộ mở rộng USART được tích hợp , bao gồm sự dò tốc độ baud tự động và hiệu chỉnh, tự động nhận biết quá trình nhận dữ liệu và 12 bit kí tự ngắt truyền. Phù hợp với việc sử dụng hệ thống Bus kết nối cục bộ.
4.4.2 Các chế độ truyền:
Module thu phát đồng bộ và khơng đồng bộ EUSART có thể được cấu hình theo những phương thức sau:
Chế độ song cơng với: o Tự động nhận kí tự.
o Tự động hiệu chỉnh Baud. o Truyền gián đoạn 12 bit.
Chế độ đồng song cơng tồn phầnvới xung nhịp chọn.
Chế độ bán song công với xung nhịp chọn.Các chân của EUSART được đặt ở PortC để cấu hình cho RC6/TX/CK và RC7/RX/DT như là một EUSART.
Bit SPEN (RCSTA<7>) được đặt bằng (= 1). Bit TRISC<7> được đặt (= 1).
Bit TRISC<6> được đặt (= 1).
Thanh ghi điều khiển và trạng thái truyền (TXSTA). Thanh ghi điều khiển và trạng thái nhận (RCSTA). Điều khiển tốc độ truyền (BAUDCON).
4.4.3Chế độ EUSART không đồng bộ:
Chế độ khơng đồng bộ được chọn bằng cách xóa bit SYNC (TXSTA<4>). Trong chế độ này, EUSART sử dụng khung dữ liệu chuẩn Non-Return-to-Zero (NRZ) (một bit Start, tám hoặc chín bit dữ liệu và một bit Stop). Thông thường
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 53 khung dữ liệu được dùng phổ biến nhất là 8 bits. Trên một chip, một bộ phát tốc độ 8-bit/16-bit Baud được sử dụng để tạo tốc độ chuẩn từ bộ dao động.
Trong EUSART thì bit truyền hoặc nhận đầu tiên là bit có trọng số thấp nhất. Sự truyền và nhận trong EUSART là chức năng độc lập nhưng sử dụng khung dữ liệu và tốc độ baud là giống nhau. Bộ phát tốc độ baud sinh ra tốc độ xung nhịp gấp x16 hoặc x64 tốc độ thay đổi bit phụ thuộc vào bit BRGHvà bit BRG16 (TXSTA<2> and BAUDCON<3>). Bit chẵn lẻ không được cung cấp bởi phần cứng nhưng có thể cài đặt trong phần mềm và được lưu như bit dữ liệu thứ 9.
Khi chế độ không đồng bộ hoạt động, module EUSART bao gồm những thành phần quan trọng sau: Bộ phát tốc độ baud. Mạch tạo mẫu. Truyền không đồng bộ. Nhận không đồng bộ. Tự động kích hoạt kí tự ngắt đồng bộ. Truyền 12 bit kí tự ngắt. Tự động dò tốc độ baud.
Chế độ truyền không đồng bộ EUSART:
Sơ đồ khối truyền EUSART trong hình 3.7. Trung tâm của khối truyền là thanh ghi dịch truyền (nối tiếp) (TSR). Thanh ghi dịch chứa dữ liệu từ thanh ghi đệm truyền đọc /ghi TXREG. Thanh ghi TXREG nạp dữ liệu từ phần mềm. Thanh ghi dịch TSR sẽ không nạp dữ liệu cho đến khi bit Stop của lần vừa nạp được truyền xong. Ngay khi bit Stop được truyền xong, thanh ghi dịch TSR được nạp giá trị mới từ thanh ghi đệm TXREG (nếu được cho phép). Khi thanh ghi đêm truyền TXREG truyền dữ liệu cho thanh ghi dịch TSR (xảy ra trong TCY), thì thanh khi TXREG sẽ trống và cờ ngắt truyền TXIF (PIR1<4>) được set. Đây là ngắt có thể cho phép hoặc không cho phép bằng cách set hoặc xóa bit cho phép ngắt TXIE (PIE1<4>).bit TXIF sẽ được set dù cho trạng thái của bit TXIE như thế nào; nó
CHƢƠNG IV: CÁC CHUẨN GIAO TIẾP 54 khơng thể xóa trong phần mềm. Bit TXIF cũng khơng thể xóa ngay lập tức khi dữ liệu đang nạp trên thanh ghi TXREG, nhưng nó trở nên hợp lệ trong chu kì lệnh thứ hai sau lệnh vừa nạp. Kiểm tra bit TXIF ngay sau khi nạp lại giá trị cho thanh ghi TXREG. Trong khi TXIF xác định trạng thái thanh ghi TXREG, một bit khác là bit TRMT (TXSTA<1>), chỉ ra trạng thái của thanh ghi dịch TSR. Bit TRMT là bit chỉ được đọc và nó được set khi thanh ghi TSR trống rỗng. Khơng có ngắt logic từ bit này vì vậy người sử dụng phải kiểm tra bit này để xác định trạng thái của thanh ghi TSR nếu nó trống. Để đặt chế độ truyền khơng đồng bộ có các bước sau:
1. Khởi tạo cho thanh khi SPBRGH:SPBRG để có tốc độ baud tương ứng. Đặt hoặc xóa bit BRGH và bit BRG16, cần thiết, để đạt được tốc độ baud mong muốn.
2. Cho phép cổng không đồng bộ nối tiếp bằng cách xóa bit SYNC, và đặt bit SPEN.
3. Nếu muốn có ngắt,set bit cho phép TXIE.
4. Nếu truyền khung dữ liệu 9 bit, set bit truyền TX9. Có thể được sử dụng như bit địa chỉ hoặc dữ liệu.
5. Cho phép truyền bằng cách set bit TXEN, và bit TXIF cũng sẽ được set.