Trong bài tập này sinh viên sẽ được hướng dẫn thiết kế mạch in cho mạch giao tiếp

Một phần của tài liệu Giáo trình Thực tập thiết kế mạch vi điều khiển - Trường CĐ Kinh tế - Kỹ thuật Vinatex TP. HCM (Trang 89 - 94)

ADC 0809 cĩ sơ đồ nguyên lý như sau:

 Khối biến trở

 Khối tạo xung clock

 Khối lỗ khoan 3.5 mm và lọc nguồn

- Giải thích sơ đồ nguyên lý:

 Mạch giao tiếp ADC 0809 được thiết kế để kết nối với mạch AT89S51 thơng qua 1 bus 8 (J7) và 1 bus 10 (J1). Trong đĩ, bus J7 dùng để kết nối các chân điều khiển của ADC 0809 (A0, A1, A2, ALE, OE, START, EOC) đến AT89S51, bus J1 dùng để kết nối các chân dữ liệu ngõ ra của ADC 0809 (D0 – D7) đến AT89S51. Ở vị trí chân 9, 10 của J1 là GND và VDD cung cấp nguồn 5 Vdc cho mạch giao tiếp ADC 0809, nguồn này được lấy từ mạch AT89S51

 Các biến trở R1 – R8 lần lượt là tín hiệu ngõ vào từ kênh 1 đến kênh 8 của ADC

0809. Hoặc cĩ thể kết nối với các cảm biến bên ngồi (cảm biến nhiệt, loadcell, quang trở ...) vào các kênh của ADC 0809 bằng bus J6. Lưu ý, khi kết nối cảm biến vào kênh nào thì biến trở tại kênh đĩ phải điều chỉnh điện áp về 0

 Biến trở R9 dùng để điều chỉnh điện áp tham chiếu Vref thường là từ 3.3 – 5 Vdc. Trong bài tập này, Vref = 5 Vdc

 Xung clock cấp cho ADC 0809 được tạo bởi IC 74HC14 cĩ sơ đồ tương đương như sau:

Tần số xung clock được tính theo cơng thức:

1 1

0.9

- Để thiết kế sơ đồ nguyên lý như trên ta tiến hành như sau:

- Thống kê linh kiện trong sơ đồ nguyên lý:

Tên linh kiện Kí hiệu trong SĐNL Tên trong thư viện

Bus 10 female + header J1 CON10 hoặc HEADER 10

Bus 8 female + header J6, J7 CON8 hoặc HEADER 8

Biến trở R1 – R9 RESISTOR VAR

Điện trở R10 R

IC 74HC14 J8 CON14

Ốc trụ đồng 3.5 mm J5, J6, J7, J8 CON1 hoặc HEADER 1

Tụ khơng phân cực 104 C1, C2 CAP NP

 Từ các linh kiện trên tiến hành đưa chúng vào bản vẽ

 Tiến hành sắp xếp và nối chân các linh kiện theo sơ đồ nguyên lý

 Tạo file *.MNL để thiết kế mạch in

7.2.2 Thiết kế mạch in

- Khi chuyển từ Capture sang Layout ta chọn các chân linh kiện từ thư viện tạo sẵn theo

bảng sau:

Tên linh kiện trong Capture Thư viện Tên trong thư viện

CON10 hoặc HEADER 10 LAYOUT HEADER_L_(10P)

CON8 hoặc HEADER 8 LAYOUT HEADER_L_(08P)

RESISTOR VAR THU VIEN LAYOUT VR

R THU VIEN R_1/4W

CON14 THU VIEN DIP 14

CON1 hoặc HEADER 1 LAYOUT LIBRARY MANUAL2 LO KHOAN 2

CAP NP THU VIEN C_CERAMIC

7.3 Yêu cầu

Một phần của tài liệu Giáo trình Thực tập thiết kế mạch vi điều khiển - Trường CĐ Kinh tế - Kỹ thuật Vinatex TP. HCM (Trang 89 - 94)