j δ Re{z}
4.4. Các kết quả nghiên cứu
Khi có sự tham gia của khâu điều chỉnh tốc độ kết hợp với khâu điều chỉnh dòng điện,
đáp ứng tốc độ thu được như trên hình 4.17, 4.18.
Hình 4.17: Đáp ứng tốc độ khi khơng tải với 2 BĐK (Rw-Ri)
Hình 4.18: Đáp ứng tốc độ khi có tải với 2 BĐK (Rw-Ri)
Khi bỏ qua mạch vòng dòng điện, tác giả đã tổng hợp mạch vòng tốc độ theo một số
phương pháp như dead – beat, tiêu chuẩn tích phân cho kết quả như trên các hình 4.19 đến 4.27.
Nhận xét:
Như vậy với chu kỳ trích mẫu càng lớn thì chất lượng điều khiển càng giảm, cụ thể ở đây là có sự dao động tín hiệu ra. Qua đây có thể kết luận: Khơng nên áp dụng phương pháp
thiết kế dead – beat cho mạch vòng tốc độ nếu chu kỳ trích mẫu khơng đủ nhỏ (chu kỳ trích mẫu lựa chọn phải căn cứ vào năng lực tính tốn của thiết bị xử lý ta có được). Từ các kết quả
thu được trên hình 4.19 đến 4.27 cho thấy: Với BĐK được tổng hợp theo tiêu chuẩn tích phân
số thì hệ có các chỉ tiêu chất lượng tốt hơn BĐK dead – beat (trong giới hạn cho phép của chu kỳ trích mẫu T).
Hình 4.19: Đáp ứng tốc độ với BĐK Rw (Dead-beat) T=0,001s
Hình 4.20: Đáp ứng tốc độ với BĐK Rw (Dead-beat) T=0,005s
Hình 4.22: Đáp ứng tốc độ với khâu điều chỉnh PI (T=0,001s)
Hình 4.23: Đáp ứng tốc độ với khâu điều chỉnh PID (T=0,001s)
Hình 4.25: Đáp ứng tốc độ với khâu điều chỉnh PID (T=0,01s)