CHƢƠNG 2 GIA CễNG VÀ XỬ Lí TÍN HIỆU
2.2.4.2.Một số mụ phỏng về kỹ thuật lọc số
2.2. Xử lý tớn hiệu
2.2.4.2.Một số mụ phỏng về kỹ thuật lọc số
Sử dụng phần mềm Goldwave
Trƣớc tiờn, để minh chứng cho kỹ thuật lọc số, chỳng ta dựng một số cụng cụ số cú sẵn. Trong phần này, ta tận dụng khả năng xử lý số DSP của mỏy tớnh cỏ nhõn, card õm thanh với 2 bộ A/D, D/A tần số õm. Bằng cỏch tạo ra một tớn hiệu chỡm trong nhiễu (tớn hiệu điều hũa + tạp nhiễu trắng), rồi cho đi qua một bộ lọc số thiết kế bằng phần mềm Goldwave, thực thi bởi cỏc IC số trong mỏy tớnh, chỳng ta quan sỏt đƣợc tớn hiệu lấy tại đầu ra LINE OUT của card õm thanh chụp trờn dao động ký Yokogawa (Hỡnh 2.43).
Signal + White Noise
Output of the BP filter
Hỡnh 2.43 Mụ phỏng bộ lọc dải thụng trượt tiờu cỏc tần số nhiễu, tăng tỉ số SNR
Sử dụng FDAtool của Matlab, kết hợp mụi trƣờng mụ phỏng ModelSim
Quỏ trỡnh thực hiện dƣới đõy, kết hợp của cụng cụ FDAtool, phần mềm mụ phỏng ModelSim, chỳng ta cú thể hỗ trợ cho việc viết ngụn ngữ mụ tả phần cứng VHDL (VHSIC - Very High Speed Itergrated Circuit, HDL-Hard ware Description
Languages). Bản thõn hƣớng phỏt triển theo viết ngụn ngữ này để nạp vào tạo thành
cỏc mạch điện phần cứng trong cỏc bo mạch logic khả trỡnh FPGA (Field
Programmable Gate Array) đó là một hƣớng cực kỡ quan trọng trong ứng dụng cỏc
kết quả chỉ đi vào trỡnh bày quy trỡnh dựng FDAtool, chạy mụ phỏng bằng ModelSim, phỏt ra mó chƣơng trỡnh VHDL. Đõy là những kết quả sẵn sàng cho triển khai sử dụng FPGA trong những nghiờn cứu mới sau này.
Xột yờu cầu thiết kế một bộ lọc thụng thấp cú thụng số sau:
- Tần số lấy mẫu, Sampling Frequency Fs = 48 kHz,
- Tần số kết thỳc của dải thụng, End of Pass-band Fpass = 9.6 kHz, - Tần số bắt đầu của dải chặn, Begin of Stop-band Fs = 12 kHz; - Độ nhấp nhụ của dải thụng, Pass-band ripple Apass = 1 dB, - Độ suy giảm của dải chặn, Stop-band attenuation Astop=80 dB.
Đặc tuyến tần số này đƣợc chỉ ra trờn Hỡnh 2.44. Chỳ ý ở đõy là ƣu điểm của thiết kế bộ lọc dựng FDAtool cho phộp ta dễ dàng thay đổi thụng số và cấu trỳc của bộ lọc. Sau khi lƣợng tử húa cỏc hệ số, lối vào/lối ra và cỏc cấu trỳc nội của bộ lọc, chỳng ta phỏt ra mó VHDL và sử dụng cỏc chƣơng trỡnh Test Bench để chạy mụ phỏng hoạt động theo quy trỡnh đó đƣa ra ở trờn. ModelSim là một cụng cụ tốt để thực hiện nhiệm vụ này.
0 f (Hz) Mag. (dB) Apass Astop | Fpass | Fstop Fs/2 0 0 0.5 1 1.5 2 2.5 3 3.5 4 -160 -140 -120 -100 -80 -60 -40 -20 0 20 Frequency (kHz) M ag ni tu de (d B) Magnitude Response (dB)
Hỡnh 2.44 Cấu trỳc và đặc tuyến tần số của bộ lọc số
Thiết kế này tạo ra một mụ hỡnh bộ lọc cú 4 lối vào: clk, clk_enable, reset,
việc chạy thử test bench, cỏc đƣờng delay_pipeline và data_in_gen cho dũng data_in và data_out.
Hỡnh 2.45 Mụ hỡnh cỏc đường tớn hiệu của bộ lọc
Dạng súng của lối vào và lối ra bộ lọc đƣợc chỉ ra trong Hỡnh 2.46. Trong phần 1 của hỡnh, cú 5 tớn hiệu tƣơng ứng cho 4 lối vào và một lối ra, với đƣờng
data_in và data_out dƣới dạng tớn hiệu số (khú quan sỏt). Vỡ thế, data_in và data_out đƣợc chuyển sang dạng tƣơng tự trong phần 2 và 3 của hỡnh. Với dạng tƣơng tự này chỳng ta nhận thấy tớn hiệu lối ra bằng phẳng hơn tớn hiệu lối vào rất nhiều, cú nghĩa là cỏc thăng giỏng tần số cao trong tớn hiệu lối vào đó bị loại bỏ đi nhờ bộ lọc (từ cỏc tần số cao hơn 9.6 kHz). Hơn nữa, chỳ ý kĩ hơn, biờn độ mấp mụ của tớn hiệu lối ra chỉ từ khoảng -574 đến +575, trong khi biờn độ này của lối vào trong khoảng rất lớn, từ -32768 đến +32767. Điều đú cũng minh chứng việc loại bỏ cỏc thành phần tần số cao.
Hỡnh 2.46 Dạng súng lối vào/lối ra của bộ lọc chạy trờn ModelSim.