Flip-flop D (Data hay Delay) có 1 ngõ vào dữ liệu, 1 ngõ vào clock. Ký hiệu hình 5.3a. Trường hợp Flip-flop D có các ngõ vào khơng đồng bộ (Hình
5.3b). D Q CLK Q (a) PS D Q CLK Q CLR (b) Hình 5.3 - Ký hiệu Flip-flop D
Flip- flop D nêu trên được kích nhờ cạnh lên của xung clock. Flip-flop D cũng được coi là flip-flop trì hỗn bởi vì ngõ ra của nó bị trì hỗn bởi một chu kỳ clock so với sự xuất hiện của ngõ vào kích. Hình 5.4 là một ví dụ về dạng sóng của Flip- flop D.
CLK
D
Q
Q
Giáo trình mơn học KỸ THUẬT XUNG - SỐ Khoa Điện - Điện tử
Trạng thái đầu của FF chưa được xác định (các vùng chấm đen-trắng), nó có thể được Set hoặc Clear. Tại mỗi thời điểm cạnh lên xuất hiện ở ngõ vào Clk, ngõ vào D được chuyển đến ngõ ra Q. Ngõ ra của flip-flop sẽ giữ ở trạng thái đó cho đến khi xuất hiện cạnh lên tiếp theo.
Một flip-flop D thơng thường có thêm 2 ngõ vào điều khiển. Preset (PS) và Clear (CLR) như hình 5.3b. Tác động ngõ vào PS sẽ đặt ngõ ra Q lên mức logic 1. Ngược lại đối với ngõ vào CLR, tác động vào nó sẽ xóa ngõ ra Q xuống mức logic 0. Flip-flop D được dùng để thiết lập thanh ghi dịch và thanh ghi lưu trữ.
Các ngõ vào PS và CLR được xem là các ngõ vào không đồng bộ bởi vì chúng hoạt động khơng phụ thuộc vào clock. Chúng có quyền cao hơn các ngõ vào D và CLK. Cả hai ngõ vào preset và clear khơng bao giờ được tác động đồng thời, vì chúng được ấn định cho các mục đích trái ngược nhau. Vòng tròn nhỏ ở các ngõ vào PS và CLR cho biết rằng nó tác động ở mức thấp. Bảng sự thật của Flip-flop D : bảng 5.1.
Bảng 5.1.
INPUTS OUTPUTS
Pr eset Clear Clock D Q Q
0 1 X X 1 0 1 0 X X 0 1 0 0 X X 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0/1 X Q 0 Q 0
X: Không quan tâm ↑: cạnh lên
Hai dòng đầu tiên của bảng sự thật được dùng để cho giá trị ban đầu của FF là Q=1 hoặc Q=0. Dòng thứ 3 biểu thị một trạng thái khác thường khi đặt và xóa FF cùng lúc. Dòng thứ 4 và dòng thứ 5 là hoạt động bình thường của FFD. Dòng thứ 6 biểu thị một trạng thái thiếu xung clock (đường clock giữ ở một mức bằng phẳng - cao hoặc thấp), FF giữ ở trạng thái trước của nó.
Đáp ứng của Q khi dạng sóng CLOCK, DATA, PRESET và CLEAR được cấp cho FFD, FF được đặt trước vào lúc đầu (Hình 5.5).
Giáo trình mơn học KỸ THUẬT XUNG - SỐ Khoa Điện - Điện tử
PRESET
CLEAR
Hình 5.5: Biểu đồ thời gian cho FFD kích cạnh lên với preset và clear tác động ở mức thấp