Diode SRD được tạo nên bằng cấu trúc gồm 2 chuyển tiếp p-i-n có đặc tính tương tự như chuyển tiếp p-n thông thường. Tuy nhiên, đặc tính động của diode này rất khác biệt nên tính chất này làm cho nó trở thành một ứng dụng rộng rãi trong các chuyển mạch tốc độ cao.
3.1.1.Đặc tính lý tưởng của SRD
Tính chất độc đáo nhất của SRD là khả năng thay đổi một cách nhanh chóng trở
kháng của nó phụ thuộc vào lượng điện tích tích tụ trong nó. Quá trình tích tụ điện tích xảy ra là kết quả của việc tái hợp những hạt tải thiểu số được tiêm vào thông qua chuyển tiếp p-i-n dưới trường phân cực thuận. Dưới điều kiện phân cực thuận, trở kháng của diode khá nhỏ (thường nhỏ hơn 1 Ohm). Ngay khi điện áp ngược đặt vào diode, diode vẫn giữ nguyên giá trị trở kháng thấp cho tới khi điện tích tích tụ
tại tiếp giáp của nó được xả hết. Ngay tại thời điểm phóng hết điện tích, diode chuyển trạng thái lập tức từ trở kháng thấp lên trở kháng cao và hoàn toàn chặn dòng phân cực ngược đặt vào nó. Quá trình biến đổi trở kháng này xảy ra trong
khoảng thời gian ngắn hơn 1ns. Vì vậy, SRD được dùng trong những ứng dụng phát xung có sườn cực ngắn (khoảng vài chục pico giây) hoặc sửa dạng những xung có sườn biến đổi chậm.
Hình 3.1-Hình ảnh SRD diode
Điện tích tích tụ dưới điện áp phân cực thuận được tính toán bằng cách giải phương trình phân bốđiện tích :
( ) dQ Q
i t
dt τ
= + với Q>0 [3.1]
Trong đó i(t) là dòng điện tức thời chạy qua diode, Q là lượng điện tích tích tụ trong chuyển tiếp và τ là thời gian sống của hạt tải thiểu số của diode. Trong trường hợp dòng tích tụ không thay đổi, điện tích tích tụđược cho bởi công thức :
/
(1 tF )
F F
Q =I τ −e− τ [3.2]
Trong đó QF là điện tích tích tụ tại chuyển tiếp, IF là dòng điện phân cực thuận và tF
là khoảng thời gian điện áp phân cực thuận đặt lên diode. Khi dòng phân cực ngược chạy trên diode không đổi thì thời gian để diode xả hết điện tích là :
/ (1 ) ln 1 F t S F R t I e I τ τ − ⎡ − ⎤ = ⎢ + ⎥ ⎣ ⎦ [3.3]
Trong đó : tS là khoảng thời gian cần thiết để xả hết điện tích tích tụ bởi dòng IF
bằng dòng phân cực ngược IR.
3.1.2.Đặc tính thực tế của SRD
Với diode SRD trong thực tế, cần phải kể tới sự xuất hiện của các thông số ký sinh khi đóng vỏ. Điều đó được thể hiện thông qua sự khác biệt giữa dạng sóng tín
hiệu ra của diode lý tưởng và diode thực tế như hình 3.2. Để mô hình hóa đặc tính
động thực tế của diode SRD, mạch tương đương được thể hiện như hình 3.3.
Thông số ký sinh đầu tiên ảnh hưởng tới tín hiệu ra là điện trở động của diode gây ra sự sụt đỉnh của tín hiệu ra trên diode dưới điều kiện phân cực thuận :
F F S
V = +φ I R [3.4]
Trong đó VF là điện áp sụt trên diode, φ là rào thế của chuyển tiếp (0,7÷0,8V) và RS là điện trởđộng của diode. Điện áp sụt được thể hiện rõ trên hình 3.2 ở dạng tín hiệu ra trước mạch sửa dạng xung.
Hình 3.2-Đặc tuyến động lý tưởng và không lý tưởng của diode SRD
Thông số ký sinh thứ hai ảnh hưởng tới tín hiệu ra là điện cảm ký sinh của diode (do quá trình đóng vỏ) tạo ra những đỉnh nhọn trên xung tín hiệu bởi sự thay đổi nhanh của dòng phân cực ngược chạy qua điện cảm ký sinh. Điện áp gây ra bởi
điện cảm này được tính theo công thức :
ax ( ax) = L d L P m di V m dt ⎡ ⎤ ⎢ ⎥ ⎣ ⎦ [3.5] Trong đó : VL là điện áp cực đại của các đỉnh xung nhọn, LP là điện cảm đóng vỏ. Giá trị của các đỉnh xung nhọn này sẽ giảm đi bằng cách sử dụng những phương pháp đóng vỏ có thông số ký sinh thấp hơn. Trong luận văn này sử dụng diode SMMD840 có điện cảm đóng vỏ khoảng 2nH. Các thông số này được cho bởi datasheet trong phần phụ lục.
Một hiện tượng khác quan sát được trên xung hình 3.2 là việc xung tín hiệu bị
dâng mức nền. Điện áp này xuất hiện do thành phần dòng phân cực ngược chạy qua
điện trở động RS của diode trong suốt quá trình tích tụ của diode. Điện áp này được xác định bởi :
( )
P F R S
V = I +I R [3.6]
Trong đó VP là điện áp dâng mức nền. Thông thường, giá trị của điện áp này rất nhỏ
khoảng 0,16V. Hiện tượng này có thể bỏ qua đối với mạch chỉnh dạng xung có biên
độ lớn.
Thông số ký sinh cuối cùng gây ảnh hưởng tới tín hiệu ra là điện dung ký sinh CP
của quá trình đóng vỏ linh kiện. Điện cảm ký sinh LP và điện dung ký sinh CP này gây ra hiện tượng dao động “damping” của SRD. Hiện tượng này có thể khắc phục bằng cách chọn lựa SRD có thông sốđóng vỏ thấp.
3.1.3.Thời gian chuyển tiếp của SRD
Thời gian chuyển trạng thái lên của SRD được xác định bằng thời gian diode thay
đổi trở kháng của nó trong mạch. Thông số này phụ thuộc vào việc thiết kế diode, mạch ngoài và mật độ điện tích tích tụ trong diode. Thời gian lên của diode là sự
kết hợp của 2 thành phần xác định theo công thức :
2 2
r t RC
Trong đó tt là thời gian lên của diode do quá trinh nội tại trong nó (thông số này
được cho bởi nhà sản xuất; trong luận văn này sử dụng diode có tt là 70ps) và tRC là thời gian lên của mạch điều khiển diode phụ thuộc vào điện dung phân cực ngược của diode CVR( gồm điện dung tiếp giáp Cj song song với điện dung đóng vỏ CP) của SRD. Trong trường hợp sườn xung tính từ 10%-90% biên độ, tRC được tính theo công thức :
tRC = 2,2ReqCVR [3.8]
còn nếu tính từ 20% tới 80% biên độ thì được tính theo công thức : tRC = 1,4 ReqCVR [3.9]
Trong đó Req là điện trở tương đương của điện trở của nguồn mắc song song với
điện trở của tải.
3.2.Thiết kế mạch phát và làm sắc xung cực ngắn
3.2.1.Nguyên lý thiết kế
Mạch phát xung sử dụng SRD thông thường chỉ có thể sửa dạng xung hoặc phát xung có một sườn nhanh mà không thể thay đổi độ rộng của xung. Để có thể tạo ra xung có độ rộng thay đổi được, mạch sử dụng phương pháp như hình 3.4.
Hình 3.4-Mạch nguyên lý
Trong hình trên, mạch gồm nguồn phát tín hiệu có trở kháng 50Ω. Nguồn phát có thể phát xung hình sin hoặc xung vuông. Mạch gồm diode SRD, đường dây trễ có
độ dài Ld và tải 50Ω.
Nguyên lý hoạt động của mạch :
Trên hình vẽ 3.5 dưới đây minh họa xung tín hiệu sau SRD sử dụng máy phát xung 2 cực tính (hoặc có thể sử dụng máy phát tín hiệu hình sin). Tại nửa chu kỳ
đầu, SRD phân cực thuận, điện tích được tích tụ tại SRD và lúc này chưa có điện áp ra trên tải. Dòng phân cực thuận IF sẽ tích tụđiện tích tại lớp I của chuyển tiếp p-i-n trong khoảng thời gian tF. Tại nửa chu kỳ sau, điện áp đặt vào SRD chuyển xuống âm, SRD phân cực ngược. Ngay tức thời, SRD xả hết điện tích tích tụ ra đường truyền tạo ra xung có dạng như hình vẽ.
Hình 3.5-Dạng xung tạo ra sau khi qua diode SRD
Nhìn từ phía tải, xung này chia thành 2 xung tại điểm nối tiếp giữa đường truyền và đường dây ngắn mạch Ld : một xung truyền dọc theo đường truyền chính nối tiếp tải tới cửa ra, một xung truyền dọc theo đường truyền ngắn mạch.
Theo nguyên lý đường truyền siêu cao tần, hệ số phản xạ của một đường truyền ngắn mạch là : 0 0 0 50 = 1 0 50 L L Z Z Z Z − − Γ = = − + + [3.10]
Từ công thức 3.10 có thể thấy được xung phản xạ từđường truyền ngắn mạch có cực tính ngược với xung phát ra và được truyền trở lại đường truyền chính sau một khoảng thời gian rồi kết hợp với xung trên đường truyền chính tạo thành xung phát ra trên tải. Lúc này, đường truyền ngắn mạch có vai trò như một đường trễ với khoảng thời gian trễ giữa 2 xung truyền trên đường truyền chính là :
2 d d p L t v = [3.11]
Trong đó vp là vận tốc truyền sóng trên đường truyền ngắn mạch được tính theo công thức 3.12 p c v ε = [3.12] Trong đó ε là hằng sốđiện môi của môi trường truyền sóng.
Hình 3.6 là hình ảnh 2 xung truyền trên đường truyền chính kết hợp lại tạo thành một xung có sườn lên và xuống bằng thời gian chuyển tiếp giữa 2 trạng thái của diode SRD; độ rộng xung bằng chính thời gian trễ truyền sóng tdelay trên đường truyền ngắn mạch (tại sau điểm nối giữa đường truyền chính và đường truyền ngắn mạch). Xung phản xạ có cực tính ngược với xung phát ra và có biên độ thấp hơn xung truyền thẳng do suy hao trên đường truyền ngắn mạch.
3.2.2.Thiết kế mạch phát và làm sắc xung cực ngắn
Để có thể tạo ra xung có độ rộng thay đổi được, đường dây trễ sử dụng trong mạch thiết kế dùng cáp semi-rigid để tạo thành đường truyền phản xạ có thể thay
đổi được chiều dài.
Do xung yêu cầu thiết kế có độ rộng khoảng vài ns đồng thời có sườn dốc (vài trăm ps) nên tất cả linh kiện sử dụng đều có dải thông rộng đồng thời sử dụng linh kiện lắp ráp bề mặt. Mạch in thiết kế sử dụng đường truyền microstrip trên đế điện môi CGP-500 BF-6012 có dải thông tới 18GHz (chi tiết xem phần phụ lục). Cáp semi-rigid dùng làm đường truyền ngắn mạch cũng có dải thông khoảng 18GHz, các đầu nối tới máy phát xung 2 cực tính (máy phát tín hiệu hình sin) và cổng ra
đều sử dụng connector SMA. Diode SRD sử dụng trong mạch SMMD840 (dạng 2 chân) có thời gian sống của hạt tải thiểu số là T = 10ns cho phép máy phát xung có tần số nhịp lên tới 100MHz, sườn xung tạo ra có thời gian lên và xuống khoảng 70ps (thông số này thể hiện thời gian chuyển trạng thái của SRD thường được hãng sản xuất cung cấp). Diode Schottky sử dụng trong mạch là diode HSMS8101 có
điện áp ngưỡng khoảng 0,35V (cần chọn điện áp ngưỡng của Schottky càng thấp càng tốt ta sẽđược lợi về biên độ xung đầu ra do sụt áp trên Schottky).
Sơđồ mạch thiết kế :
Trong sơđồ trên, connector SMA đầu vào được nối với máy phát xung 2 cực tính hoặc máy phát xung hình sin có tần số nhịp dưới 100MHz. Điện trở R1 và R3 là 2
điện trở ổn định trở kháng vào và ra của mạch được chọn giá trị là 50Ω. Tụ C1 là tụ ngăn tầng giữa tầng ra và tầng vào mạch. Diode Schottky được nối tiếp sau SRD và đường dây trễ nhằm mục đích cắt đi những xung nhọn âm (do quá trình cộng 2 xung) tạo dạng cho xung ở ngõ ra trên tải. Điện áp Vbiasđược sử dụng sau tụ C1 để
tạo điện áp phân cực cho xung tín hiệu đầu ra. Như đã trình bày ở trên, khi phát laser điện áp đặt trên nó phải vượt qua giá trị ngưỡng Vthreshold thì laser mới phát xung quang. Vì vậy, tại đầu ra đặt Vbias gần tới Vthreshold nhằm mục đích giảm thời gian trễ khi phát xung quang tại tầng driver phía sau. Tụ C2 được dùng để lọc tín hiệu 1 chiều phân cực cho mạch, điện trở R1 và L1 mắc nối tiếp với Vbias tạo điện áp phân cực. Điện cảm L1 được dùng để chặn tín hiệu cao tần dội ngược về phía nguồn 1 chiều. Cổng ra sử dụng connector SMA để nối trực tiếp tới tầng điều khiển laser.
Trong thiết kế mạch ta chọn ZL>> Z0 = 50Ω thì càng tốt giảm tín hiệu cao tần phản xạ ngược về nguồn nên tại tần số 10GHz, ZL chọn khoảng vài chục kΩ trở lên hay nói cách khác L ta chọn khoảng vài chục µH. Tụ C1 làm nhiệm vụ ngăn cách tín hiệu một chiều giữa tầng vào và ra nằm nối tiếp trên đường truyền nên thường chọn giá trị trở kháng khá nhỏ để giảm phản xạ do sự biến đổi trở kháng khi tụ C1 nối tiếp trên đường truyền (ZC1 nt Z0). Trong mạch thiết kế chọn giá trị tụ C1 có trở
kháng dưới mΩ tại tần số 10GHz đảm bảo tầng ra phối hợp trở kháng 50Ω.
Tính toán đường truyền mạch vi dải :
Đường truyền mạch vi dải là loại đường truyền sóng phẳng được dùng phổ biến nhất hiện nay bởi nó dễ dàng thiết kế và thực hiện thông qua công nghệ làm mạch in thông thường. Đồng thời, mạch vi dải dễ dàng tổ hợp với các linh kiện tích cực và thụđộng lắp ráp bề mặt. Đường truyền vi dải gồm 1 dải dẫn có độ rộng W được in trên đếđiện môi có độ dày h và hằng sốđiện môi εr.
Hình 3.8-Đường truyền mạch vi dải
Do tính chất không đồng nhất của đường truyền vi dải (một mặt tiếp xúc với đế điện môi, một mặt tiếp xúc với không khí) nên mode sóng truyền trên đường truyền vi dải không phải là mode sóng TEM lý tưởng do một phần trường truyền trong môi trường không khí. Do đó, sóng truyền trên đường truyền mạch vi dải là sóng quasi- TEM và các thông sốđường truyền được tính toán gần đúng bằng những công thức thực nghiệm dưới đây.
Vận tốc pha của sóng : p e c v ε = [3.13]
Trong đó εe là hằng sốđiện môi tương đương của mạch vi dải được tính theo hằng sốđiện môi của đế ε bởi công thức sau :
1 1 1 2 2 12 1 e X h W ε ε ε = + + − + [3.14]
Trở kháng của đường truyền vi dải được tính theo công thức :
0 60 8 ln 4 e d W Z W d ε ⎡ ⎤ = ⎢ + ⎥ ⎣ ⎦ với W/d ≤1 [3.15] [ ] 0 120 / 1.393 0.667 ln( / 1.444) e Z W d W d π ε = + + + với W/d ≥1 [3.16]
Trong trường hợp đã biết trở kháng đặc tính của đường truyền Z0 và hằng số điện môi của đếε thì tỉ số W/d được tính bởi công thức sau :
2 8 2 A A e W d =e − với W/d< 2 [3.17]
2 1 0.61 1 ln(2 1) ln( 1) 0.39 2 W B B B d ε π ε ε ⎡ − ⎧ ⎫⎤ = ⎢ − − − + ⎨ − + − ⎬⎥ ⎩ ⎭ ⎣ ⎦với W/d> 2 [3.18] Trong đó : 0 1 1 0.11 (0.23 ) 60 2 1 Z A ε ε ε ε + − = + + + [3.19] 0 377 2 B Z π ε = [3.20]
Trong đường truyền siêu cao tần, trở kháng sóng của đường truyền thường là Z0=50 Ohm. Dựa vào thông số đế điện môi và công thức 3.17 ÷ 3.20 ta tính được
độ rộng của đường truyền (thiết kế cho tần số 10GHz) là : W = 1.323(mm)
Trong thiết kế, để giảm suy hao do trở kháng bề mặt của lớp dẫn , mạch thiết kế
phải thêm ma trận lỗ khoan như hình vẽ 3.10 đồng thời nhằm giảm suy hao truyền sóng trong không khí của đường truyền mạch vi dải cần thiết kế các đường GND sát với đường truyền tín hiệu gần nhất có thểđược.
Dưới đây là hình ảnh máy phát xung và layout mạch thiết kế :
Hình 3.10-Hình ảnh mạch in layout 3.2.3.Kết quả thực nghiệm
Dưới đây là kết quả thực nghiệm đo đạc xung tín hiệu tại đầu ra với độ rộng thay
đổi được từ 4ns tới 500ps được dùng dao động ký sampling 3S1 Tektronic tần số 1GHz.
Chương IV : ỨNG DỤNG CỦA MẠCH PHÁT VÀ LÀM SẮC XUNG CỰC NGẮN
4.1.Ứng dụng của máy phát xung cực ngắn
Máy phát xung cực ngắn được thiết kế để sử dụng trong mạch điều khiển laser và LED nhờ khả năng thay đổi được độ rộng xung và xung có sườn lên và xuống chỉ trong khoảng vài chục tới vài trăm ps. Mạch phát xung này được đặt trước tầng driver cho LED và laser nhằm nâng tốc độ truyền dữ liệu lên tới 1,23Gbps sử dụng 2 IC driver MAX3966 dùng cho LED và MAX3996 dùng cho laser (chi tiết tại phần phụ lục).