1.1.8.2 .DỊNG ĐIỆN TẠO BỞI CỦA ELECTRONS VÀ LỔ TRỐNG
3.2 MOSFET (Metal Oxide Semiconductor Field-Effect Transistor):
3.2.6. PHÂN CỰC MOSFET:
Ta cĩ 3 phương pháp phân cực cho MOSFET : Phân cực zero.
Phân cực dùng cầu phân áp.
Phân cực hồi tiếp cực thốt (Drain feedback).
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010 3.2.6.1. PHÂN CỰC D-MOSFET:
Do D-MOSFET cĩ thể hoạt động với các giá trị dương và âm của áp VGS. Phương pháp phân cực đơn giản là tạo ra áp
GS
V 0 Vđể tín hiệu áp AC tại cực cổng làm thay đổi áp giữa cổng (G)và nguồn (S) quanh điểm phân cực 0V.
Mạch MOSFET phân cực zero trình
bày trong hình H3.45 a. Vì ápVGS 0 V, nên dịng thốt ID IDSS.
Áp giữa cực thốt (D) và nguồn (S) được xác định theo quan hệ sau:
DS DD D DSS
V V R .I (3.19)
Nhiệm vụ của điện trở RD điều hợp với tín hiệu AC bằng cách cơ lập tín hiệu này với Gnd, xem hình H3.45b. Vì khơng cĩ dịng DC và cực cổng, nên RG khơng ảnh hưởng đến sự phân cực zero giữa cổng và nguồn.
THÍ DỤ 3.14:
Xác định áp giữa cực thốt (D) và cực nguồn (S) trong mạch hình
H3.46. Biết thơng số cho trong đặc tính kỹ thuật của MOSFET là:
GS(Off)
V 8V; IDSS 12mA.
GIẢI:
Vì dịng ID IDSS 12mA, áp giửa cực thốt (D) và nguồn (S) được xác định theo quan hệ (3.19) như sau:
DS DD D DSS V V R .I 18V (12mA).(620 ) Suy ra: DS V 10,6 V 3.2.6.2. PHÂN CỰC E-MOSFET Khơng thể áp dụng phương pháp phân cực zero cho E-MOSFET vì muốn cĩ dịng ID thì áp VGS phải dương và lớn hơn
mức áp ngưởng VGS(th).
Trong hình H3.47 trình bày hai phương pháp phân cực cho E-MOSFET:
dùng cầu phân áp và hồi tiếp cực thốt.
Nên nhớ D-MOSFET cũng cĩ thể được phân cực theo các phương pháp này.
Mục tiêu chính của các phương pháp phân cực này là tạo áp cực cổng dương hơn so với nguồn và lớn hơn áp
HÌNH H3.45: Mạch phân cực zero cho D-MOSFET
HÌNH H3.46
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
ngưỡng VGS(th).
PHÂN CỰC DÙNG CẦU PHÂN ÁP:
Các phương trình giải tích áp dụng cho phương pháp phân cực dùng cầu phân áp (mạch
(a) trong hình H3.47) được trình bày như sau: 2 GS DD 1 2 R V .V R R (3.20) DS DD D D V V R .I (3.21)
Trong đĩ dịng ID thỏa quan hệ (3.17) 2
D GS GS(th)
I K. V V THÍ DỤ 3.15:
Định VGS và VDS cho mạch phân cực E-MOSFET trong hình H3.48. Biết các thơng số của MOSFET là : ID(ON) = 200 mA tại VGS = 4 V
và VGS(th) = 2 V.
GIẢI:
Từ 3.20 suy ra áp giữa cực cổng và nguồn là :
GS 15k V .24V 3,13 V 15k 100k
Xác định hệ số K trong quan hệ (3.17) dựa vào giá trị dịng ID(ON)
D(on) 2 2 2 GS GS(th) I 200mA mA K 50 V 4 V 2 V V V
Dịng ID tại VGS = 3,13V được xác định theo quan hệ:
2 2 D GS GS(th) I K. V V 50. 3,13 2 63,8mA Áp VDS : DS DD D D V V R .I 24V (200 ) 63,8mA 11,2 V
PHÂN CỰC DÙNG HỒI TIẾP CỰC THỐT:
Với mạch phân cực hồi tiếp cực thốt trình bày trong hình H3.47b, chúng ta cĩ thể bỏ qua dịng cực cổng nên khơng cĩ áp rơi ngang qua điện trở RG . Tĩm lại VGS = VDS
THÍ DỤ 3.16:
Ước tính dịng qua cực cổng MOSFET trong mạch hình H3.49, biết VGS(th) = 3 V.
GIẢI:
Tứ Volt kế ta cĩ VGS = 8,5 V . Vì mạch phân cực
theo dạng hồi tiếp cực thốt, ta cĩ VGS = VDS = 8,5 V.
Suy ra : DD DS D D V V 15 V 8,5 V I 1,38mA R 4,7k HÌNH H3.48 HÌNH H3.49
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
BÀI TẬP CHƯƠNG 3
ĐẶC TÍNH VÀ THƠNG SỐ CỦA JFET BÀI TẬP 3.1
Cho JFET cĩ điện áp thắt (Pinch-off voltage) là 5V . Khi áp VGS = 0 thì áp VDS cĩ giá trị
bao nhiêu tại lúc dịng thốt bắt đầu đạt giá trị khơng đổi.
ĐÁP SỐ: 5V
BÀI TẬP 3.2
Cho JFET kinh n được phân cực sao cho cĩ VGS = 2V. Xác định áp VGS(Off), nếu áp VP là 6V . Linh kiện đang ở trạng thái dẫn hay ngưng dẫn ?
BÀI TẬP 3.3
Cho JFET cĩ thơng số VGS(Off) = 8 V và IDSS = 10 mA. Khi VGS = 0 V, thì dịng ID cĩ giá trị
bao nhiêu để áp VDS đạt giá tri lớn hơn áp thắt ? Cho VDD = 15 V. ĐÁP SỐ: 10 mA
BÀI TẬP 3.4
Cho JFET kinh p cĩ VGS(Off) = 6 V. Dịng ID cĩ giá trị bao nhiêu khi áp VGS = 8 V.
BÀI TẬP 3.5
Cho JFET trong hình H3.50 cĩ VGS(Off) = 4 V.
Giả sử gia tăng áp nguồn cung cấp VDD từ giá trị 0 cho đến khi số chỉ của Ampere kế đạt giá trị xác
lập. Tại lúc này số chỉ của Volt kế là bao nhiêu ? ĐÁP SỐ: 4 V
BÀI TẬP 3.6
Cho JFET cĩ các thơng số cho từ tài liệu kỹ thuật như sau: VGS(Off) = 8 V và IDSS = 5 mA. a./ Định giá trị dịng ID cho mỗi giá trị VGS trong phạm vi từ 0 V đến 8 V, với mỗi khoảng giá trị thay đổi là 1 V.
b./ Vẽ đặc tuyến chuyển theo các giá trị tìm được. c./ Xác định giá trị VGS tạo được dịng ID = 2,25 mA.
ĐÁP SỐ: c./ 2,63 V
BÀI TẬP 3.7
Cho JFET cĩ gmo 3200 S . Xác định giá trị gm tại VGS= 4 V và VGS(Off) = 8 V.
BÀI TẬP 3.8
Xác định hệ số điện dẫn thuận của JFET phân cực tại VGS= 2 V. Từ dữ liệu cho trong tài
liệu kỹ thuật ta cĩ VGS(Off) = 7 V ; và gm 2000 S tại VGS = 0V suy ra tổng dẫn thuận. ĐÁP SỐ: 1429 µS
BÀI TẬP 3.9
Cho JFET kinh p cĩ IGSS = 5 nA tại VGS= 10 V. Tìm tổng trở nhập .
BÀI TẬP 3.10
Áp dụng quan hệ (3.2) xây dựng đặc tuyến chuyển cho JFET, biết IDSS= 8 mA và áp VGS(Off) = 5 V . Xác định ít nhất 4 điểm trên đặc tuyến.
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
PHÂN CỰC JFET BÀI TẬP 3.11
Cho mạch tự
phân cực JFET kinh n cị dịng thốt ID = 12 mA và
điện trở nối về nguồn là
100 Ω . Xác định áp VGS .
BÀI TẬP 3.12
Tìm điện trở RS
của mạch tự phân cực
JFET để tạo được áp
VGS = 4V khi ID = 5 mA . ĐÁP SỐ: 800 Ω
BÀI TẬP 3.13
Tìm điện trở RS của mạch tự phân cực JFET để tạo được áp VGS = 3 V khi
ID = 2,5 mA
BÀI TẬP 3.14
Cho JFET cĩ các thơng số được áp VGS(Off) = 6 V khi IDSS = 20 mA.
a./ Xác định dịng ID khi VGS = 0 V.
b./ Xác định dịng ID khi VGS = VGS(Off) . c./ Nếu VGS gia tăng từ 4V đến 1V, thì ID
tăng hay giảm ?
ĐÁP SỐ: a./ 20 mA b./ 0 A c./ gia tăng
BÀI TẬP 3.15
Cho mỗi mạch theo hình H3.51 , xác định VDS và VGS .
BÀI TẬP 3.16
Áp dụng đặc tuyến cho trong hình H3.52 , xác định điện trở RS để tạo ra dịng ID = 9,5 mA .
ĐÁP SỐ: 211 Ω
BÀI TẬP 3.17
Xác định điểm phân cực tại vị trí giữa cho
JFET với IDSS = 14 mA và VGS(Off) = 10 V . Biết nguồn
DC cung cấp là 24 V .
Suy ra mạch phân cực và giá trị các điện trở. Xác
định giá trị : ID ; VGS ; VDS .
BÀI TẬP 3.18
Xác định điện trở nhập tồn phần của mạch trong hình H3.53. Biết IGSS = 20 nA và áp VGS = 10 V .
ĐÁP SỐ: 9,8 MΩ
HÌNH H3.51
HÌNH H3.52
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
BÀI TẬP 3.19
Xác định điểm làm việc Q cho mạch trong hình H3.54 a. Biết đặc tuyến chuyển cho trong hình H3.54 b.
BÀI TẬP 3.20
Xác định điểm làm việc Q của JFET
kinh n cho trong hình
H3.55 a. Biết đặc tuyến
chuyển cho trong hình
H3.55 b.
ĐÁP SỐ: ID 5,3 mA VGS 2,1 V
BÀI TẬP 3.21
Xác định điểm làm việc Q của JFET
trong hình H3.56a. Biết đặc tuyến chuyển trong hình H3.55 b. ĐÁP SỐ: ID 1,9 mA VGS 1,5 V HÌNH H3.54 HÌNH H3.55 HÌNH H3.56
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
BÀI TẬP 3.22
Xác định điểm làm việc Q của JFET trong hình H3.57. Biết áp giữa cực thốt (D) và Gnd là 5V.
ĐẶC TÍNH VÀ THƠNG SỐ CỦA MOSFET BÀI TẬP 3.23
Cho thơng số kỹ thuật của D-MOSFET gồm: VGS(Off) = 5V, IDSS= 8mA.
a./ Linh kiện thuộc loại kinh n hay kinh p.
b./ Định dịng ID theo giá trị VGS trong phạm vi từ 5V đến +5V,cho mỗi khoảng thay đổi tương ứng 1 V.
c./ Vẽ đặc tuyến chuyển của linh kiện theo số liệu tìm được trong câu b.
BÀI TẬP 3.24
Định dịng IDSS khi cho trước ID = 3 mA ; VGS = 2 V và VGS(Off) = 10V
ĐÁP SỐ: IDSS 4,69 mA
BÀI TẬP 3.25
Cho thơng số kỹ thuật của E-MOSFET
gồm: VGS(Off) = 3V, ID(ON) = 10 mA tại VGS = 12 V. Tìm dịng ID khi VGS = 6 V. PHÂN CỰC MOSFET BÀI TẬP 3.26
Định phương pháp phân cực cho mỗi mạch D-MOSFET trong hình H3.58
BÀI TẬP 3.27
Mỗi E-MOSFET trong hình H3.59
cĩ áp VGS(th) là +5V hay 5V, tùy thuộc
linh kiện kinh n hay kinh p.
Xác định trạng thái của mỗi linh kiện (ở trạng thái dẫn hay ngưng dẫn)
HÌNH H3.57
HÌNH H3.58
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
BÀI TẬP 3.28
Định áp VDS cho mỗi mạch trong hình H3.60, biết IDSS = 8 mA.
BÀI TẬP 3.29
Định áp VGS và VDS cho mỗi E-MOSFET trong hình H3.61.
BÀI TẬP 3.30
Dựa vào giá trị áp VGS đo được, định dịng ID và áp VDS trong mỗi mạch hình H3.62
ĐÁP SỐ: a./ 5V ; 3,18 mA b./ 3,2V ; 1,02 mA
BÀI TẬP 3.31
Định áp VGS của mạch trong hình H3.63 khi cĩ chú ý đến dịng rị cực cổng IGSS . Giả sử giá trị của IGSS = 50 pA và ID = 1 mA theo điều kiện phân cực hiện cĩ của mạch.
HÌNH H3.60
HÌNH H3.61
HÌNH H3.62
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010 CHƯƠNG 04
THYRISTOR VÀ CÁC LINH KIỆN KHÁC 4.1 LINH KIỆN 4 LỚP BÁN DẪN CƠ BẢN:
Thyristor cơ bản là linh kiện gồm 4 lớp bán dẫn với hai đầu ra, anod và cathod. Cấu
trúc của linh kiện gồm 4 lớp bán dẫn p và n xếp liên tiếp theo thứ tự pnpn. Linh kiện cĩ tác
động như một khĩa điện và duy trì trạng thái nghỉ (OFF) cho đến khi đạt được một mức áp phân cực thuận tương thích nào đĩ sẽ chuyển sang trạng thái dẫn (ON). Tính dẫn của linh
kiện sẽ duy trì liên tục cho đến khi dịng qua linh kiện giảm thấp hơn một mức giá trị định trước. Thyristor cơ bản này cịn được gọi là SUS (Silicon Unilateral Switch), Shockley diode hay
diode 4 lớp. Trong đề mục này chúng ta sẽ khảo sát các vấnđề sau:
Trình bày cấu trúc và nguyên lý hoạt động của diode 4 lớp pnpn. Ký hiệu tương đồng cho diode 4 lớp.
Điện áp bẻ gảy phân cực thuận (forward breakdown voltage). Dịng duy trì (holding current).
Dịng ngắt (switching current). Khảo sát một số các ứng dụng.
Cấu tạo nguyên lý và ký hiệu của diode 4 lớp hay SUS trinh bày trong hình H4.1. Cấu trúc 4 lớp bán dẫn được thay bằng mạch tương đương dùng 2 transistor npn và
pnp trình bày trong hình H4.2a
Ba lớp bán dẫn pnp tạo thành transistor Q1 và ba lớp bán dẫn npn
phía dưới tạo thành transistor Q2, hai lớp bản dẫn ở giữa chia xẻ với nhau để tạo thành các transistor nĩi trên.
Mối nối phát nền của Q1 là mối nối pn thứ nhứt, mối nối nền phát của Q2 là mối nối pn thứ ba. Mối nối nền thu của cả 2 transistor là mối nối pn thứ hai trong cấu trúc. Khi cấp áp dương giữa anod và cathod của linh kiện, xem hình H4.2b, các mối nối nền phát của các transistor Q1 và Q2 (các mối nối pn thứ 1 và thứ 3 trong linh kiện) phân cực thuận,
trong khi mối nối nền thu (mối nối pn thứ 2) phân cực nghịch. Như vậy, các transistor trong mạch tương đương đang hoạt động trong vùng tuyến tính.
Dịng điện qua mạch tương đương trình bày trong hình H4.3 . Tại mức phân cực thấp dịng anod cĩ giá trị thấp, linh kiện đang trong trạng thái nghỉ trong chế độ phân cực thuận (vùng ngưng dẫn phân cực thuận – forward blocking region).
a. Cấu tạo SUS b. Ký hiệu SUS
HÌNH H4.1
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
4.1.1. ÁP BẺ GẢY LÚC PHÂN CỰC THUẬN (FORWARD-BREAKOVER VOLTAGE):
Hoạt động của diode 4 lớp khơng bình thường tại lúc phân cực thuận, linh kiện cĩ thể
tác động tương tự như khĩa điện. Trong vùng được gọi là vùng ngưng dẫn phân cực thuận linh kiện cĩ điện trở thuận rất lớn (một cách lý tưởng xem như tiến đến vơ cùng) và linh kiện
xem tương đương như khĩa điện ở trạng thái hở mạch. Vùng ngưng dẫn phân cực thuận tồn tại trong phạm vi từ VAK = 0 V cho đến giá trị VAK = VBRF (áp bẻ gảy trạng thái phân cực thuận). Trạng thái này được trình bày trong đặc tuyến Volt Ampere hình H4.4. Khi linh kiện hoạt động tại trạng thái ON, linh kiện tác động như khĩa điện đang kín mạch. Trong trạng thái này nếu dịng
qua anod giảm thấp đến mức nhỏ hơn giá trị IH linh kiện chuyển sang trạng thái OFF
(ngưng dẫn). Dịng IH được gọi là dịng duy trì (Holding Current).
DỊNG DUY TRÌ (HOLDING CURRENT):
Dịng duy trì là giá trị nhỏ nhất của dịng anod qua linh kiện lúc linh kiện ở trạng thái
dẫn phân cực thuận. Tại điểm làm việc ứng với dịng duy trì, linh kiện vẫn cĩ khả năng duy trì
được trạng thái dẫn cho linh kiện.
DỊNG NGẮT (SWITCHING CURRENT):
Dịng ngắt là giá trị dịng anod qua linh kiện tại lúc linh kiện từ trạng thái ngưng dẫn
phân cực thuận chuyển sang trạng thái dẫn phân cực thuận . Dịng ngắt được ký hiệu là IS và
cĩ giá trị hơi thấp hơn dịng duy trì IH.
THÍ DỤ 4.1:
Xác định dịng anod qua SUS trong hình H4.5 khi linh kiện đang trong trạng thái dẫn. Biết áp VBR(F) = 100 V, giả sử
các transistor trong mạch tương đương của SUS cĩ các
thơng số: áp VBE = 0,7 V và áp VCE(SAT) = 0,1 V.
GIẢI:
Khi SUS đang trong trạng thái dẫn phân cực thuận, áp dụng định luật Kirchhoff 2, ta cĩ: BIAS S F BE CE(SAT) V R .I V V Suy ra: BIAS BE CE(SAT) F S V V V 110V 0,7V 0,1V 109,2V I 109,2mA R 1k 1k
HÌNH H4.3: HÌNH H4.4: Đặc tính volt ampre lúc phân cực thuận SUS.
Vùng dẫn lúc phân cực thuận Vùng ngưng dẫn lúc phân cực thuận. HÌNH H4.5
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
4.1.2. ĐẶC TÍNH KỸ THUẬT CỦA SUS :
STU – KHOA CƠ KHÍ – TÀI LIỆU LƯU HÀNH NỘI BỘ – BIÊN SOẠN: NGUYỄN THẾ KIỆT – 2010
Trong hình H4.6 trình bày đặc tính kỹ thuật, các thơng số của họ SUS: 2N4987, 2N4988, 2N4989, 2N4990.
Trong hình H4.7 trình bày sơ đồ mạch
tương đương và ký hiệu của họ SUS cho
trong hình H4.6.
Linh kiện SUS thường dùng trong các mạch tạo xung, mạch kích SCR, làm cảm biến bảo vệ sự cố quá áp . . .
4.2.SCR (SILICON-CONTROLLED RECTIFIER):
Tương tự như diode 4 lớp, SCR cĩ hai trạng
thái hoạt động.Tại trạng thái ngưng dẫn (OFF) linh kiện tác động một cách lý tưởng như mạch hở giữa anod và cathod, do tổng trở nội giữa các cực nêu trên cĩ giá trị vơ cùng lớn.Tại trạng thái dẫn (ON) linh kiện tác động như mạch điện kín giữa anod và cathod, lúc này tổng trở nội (phân cực thuận) cĩ giá trị rất thấp.
SCR được sử dụng nhiều trong các ứng dụng: điều khiển động cơ, mạch định thì, điều khiển
nhiệt, điều khiển pha , điều khiển relay . . . Trong đề mục này chúng ta khảo sát: Cấu trúc cơ bàn và nguyên tắc hoạt động của SCR.
Ký hiệu và mạch tương đương.
Giải thích các đặc tuyến và trình bày các thơng số của SCR.