Cỏc cổng vào ra

Một phần của tài liệu (LUẬN VĂN THẠC SĨ) Nghiên cứu thiết kế và chế tạo máy trị liệu đa năng (Trang 65 - 70)

Chương II Giới thiệu về họ vi điều khiển ATmega32

2.6. Cỏc cổng vào ra

2.6.1. Tổng quan

Tất cả cỏc cổng của AVR đều cú chức năng đọc-thay đổi-ghi khi sử dụng như cỏc cổng vào ra số. Nghĩa là hướng của một chõn nào đú trong cỏc cổng cú thể thay đổi mà khụng cần chỳ ý đến hướng của cỏc chõn khỏc. Hệ số tải của cỏc chõn đủ lớn để cú thể điều khiển trực tiếp hiển thị LED. Tất cả cỏc chõn đều cú điện trở pull-up riờng với nguồn khụng đổi. Cỏc chõn vào/ra đều cú diode bảo vệ nguồn và đất.

Hỡnh 2. 12. Giản đồ tương đương chõn vào/ra

Trong phần này ta quy ước tất cả cỏc thanh ghi, bit tham chiếu đều viết chung một dạng PORTxn, x là tờn cổng, n là số bit tương ứng.

Mỗi một cổng được cấp phỏt ba vựng nhớ, thanh ghi dữ liệu PORTx, thanh ghi hướng dữ liệu DDRx và cổng lối vào PINx. PINx là thanh ghi chỉ đọc, cũn PORTx và DDRx cú thể ghi/đọc. Khi đặt bit dừng pull-up PUD trong thanh ghi SFIOR sẽ dừng chức năng pull-up với tất cả cỏc chõn của cỏc cổng.

2.6.2. Cỏc cổng với chức năng vào ra số

Cỏc cổng là cỏc cổng hai chiều vào/ra, hỡnh 2.13 là cấu tạo của một chõn của cổng vào/ra, và mụ tả chức năng của một chõn vào/ra Pxn.

Hỡnh 2. 13. Cổng vào/ra số

Mỗi chõn bao gồm 3 thanh ghi cỏc bit: DDxn, PORTxn và PINxn. Cỏc bit DDxn được truy cập tại địa chỉ vào/ra DDRx, PORTxn tại địa chỉ vào/ra của PORTx và PINxn ở địa chỉ của PINx.

Bit DDxn trong thanh ghi DDRx chọn hướng dữ liệu của chõn. Nếu DDxn được ghi mức logic "1", Pxn được đặt là lối ra. Nếu DDxn ghi mức logic "0", chõn Pxn là chõn vào.

Nếu PORTxn được đặt là "1" khi chõn là lối vào, điện trở pull-up được kớch hoạt. Để tắt điện trở pull-up, PORTxn phải viết mức logic "0" và chõn phải được đặt ở chế độ lối ra. Khi hoạt động ở điều kiện reset, cỏc chõn hoạt động như một cổng ba trạng thỏi.

Nếu PORTxn ở mức logic "1" khi chõn là lối ra, chõn cú giỏ trị cao, nếu PORTxn ở mức logic "0" khi chõn là lối ra, chõn cú giỏ trị thấp.

2.6.3. Thay đổi chức năng của chõn.

Tất cả cỏc chõn đều cú chức năng thay thế ngoài chức năng là một cổng vào/ra số như trờn.

- Cỏc chức năng của PORT A

PORTA cú chức năng là lối vào tương tự cho ADC, PA0PA7 tương ứng với ADC0ADC7 của ADC. Nếu một vài chõn của PORTA được cấu hỡnh làm lối ra thỡ cần lưu ý khụng lờn thay đổi khi đang trong quỏ trỡnh chuyển đổi AD vỡ cú thể làm sai lệch kết quả chuyển đổi.

- Cỏc chức năng của PORT B

Chõn Tờn Chức năng

PB7 SCK (SPI Bus Serial Clock) Xung cho bus nối tiếp SPI PB6 MISO (SPI Bus Master

Input/Slave Output)

Lối vào chớnh/lối ra phụ cho bus SPI

PB5 MOSI (SPI Bus Master Output/Slave input)

Lối ra chớnh/lối vào phụ cho bus SPI

PB4 SS (PSI Slave Select Input) Chọn lối vào phụ SPI

Negative Input)

OC0 (Timer/counter0 Output compare Match Output)

Lối so sỏnh bằng của bộ định thời/bộ đếm 0

PB2 AIN0 (Analog Comparator Positive Input)

INT2 (External Interrupt 2 Input)

Lối vào khụng đảo của bộ so sỏnh tương tự

Lối vào 2 của của ngắt ngoài

PB1 T1 (Timer/counter 1 External Counter Input)

Lối vào của xung đồng bộ ngoài của bộ đếm 1

PB0 T0 (Timer/counter 1 External Counter Input)

XCK (USART External Clock Input/Output)

Lối vào của xung đồng bộ ngoài của bộ đếm 0

Lối vào/ra của xung đồng bộ ngoài của bộ USART

- Cỏc chức năng của PORT C

Chõn Tờn Chức năng

PC7 TOSC2 (Timer Oscillator Pin 2) Chõn 2 tạo xung bộ định thời PC6 TOSC1 (Timer Oscillator Pin 1) Chõn 1 tạo xung bộ định thời PC5 TDI (JTAG Test Data In) Kiểm tra dữ liệu vào JTAG PC4 TDO (JTAG Test Data Out) Kiểm tra dữ liệu ra JTAG PC3 TMS (JTAG Test Mode Select) Chọn chế độ kiểm tra JTAG PC2 TCK (JTAG Test Clock) Xung kiểm tra JTAG

PC1 SDA (Two-wire Serial Bus Data Input/Output Line)

Đường vào/ra dữ liệu bus nối tiếp

PC0 SCL (Two-wire Serial Bus Clock Line)

Đường đồng bộ bus nối tiếp

- Cỏc chức năng của PORT D

PD7 OC2 (Timer/counter2 Output Compare Match Output)

Lối ra so sỏnh của bộ đếm 2

PD6 ICP1 (Timer/counter1 Input Capture Pin)

Lối vào lưu trữ của bộ đếm 1

PD5 OC1A (Timer/counter Output Compare A Match Output)

Lối ra so sỏnh A của bộ đếm 1

PD4 OC1B (Timer/counter Output Compare B Match Output)

Lối ra so sỏnh B của bộ đếm 1

PD3 INT1 (External Interrupt 1 Input)

Lối vào 1 ngắt ngoài

PD2 INT0 (External Interrupt 0 Input)

Lối vào 0 ngắt ngoài

PD1 TXD (USART Output Pin) Chõn ra USART PD0 RXD (USART Input Pin) Chõn vào USART

2.6.4. Cỏc thanh ghi

- Thanh ghi vào/ra chức năng đặc biệt - SFIOR - Thanh ghi dữ liệu cổng A - PORTA

- Thanh ghi hướng dữ liệu cổng A - DDRA

Cỏc cổng khỏc, mỗi cổng cũng cú tương ứng ba thanh ghi như cổng A. Cổng B cú PORTB, DDRB và PINB, Cổng C cú PORTC, DDRC và PINC. Cổng D cú PORTD, DDRD và PIND.

Một phần của tài liệu (LUẬN VĂN THẠC SĨ) Nghiên cứu thiết kế và chế tạo máy trị liệu đa năng (Trang 65 - 70)

Tải bản đầy đủ (PDF)

(107 trang)