- HBUSREQx1, HBUSREQx2 (lối vào): Các tín hiệu yêu cầu quyền truy cập bus từ các bus chủ tương ứng. ðây là các tín hiệu có ñộ rộng 1 bit. Khi các tín hiệu này có giá trị ở mức cao thì bus chủ tương ứng ñang yêu cầu quyền truy cập bus, bộ phân xử sẽ dựa vào chếñộ phân quyền ưu tiên
- HLOCKx1, HLOCKx2 (lối vào): Các tín hiệu yêu cầu các quá trình truyền bị khoá từ các bus chủ tương ứng. Các tín hiệu tín hiệu này có ñộ
rộng 1 bit.
- HGRANTx1, HGRANTx2 (lối ra): Tín hiệu ñồng ý cho bus chủ tương
ứng ñược quyền sở hữu bus. ðây là các tín hiệu có ñộ rộng 1 bit. Khi bộ
phân xử ñồng ý cho bus chủ nào sở hữu bus thì nó sẽ phát tín hiệu HGRANTx tương ứng với bus chủñó, ít nhất là một chu kỳ trước khi bus chủ ñó tham gia và quá trình truyền. Việc chuyển giao bus chỉ ñược thực hiện sau một chu kỳ khi cả hai tín hiệu HGRANTx và HREADY ñều ở
mức logic cao.
- HMASTLOCK (lối ra): Tín hiệu có ñộ rộng 1 bit, thông báo cho bus tớ ñang tham gia và quá trình truyền biết rằng quá trình truyền ñang thực hiện là một quá trình truyền có khoá.
- HMASTER[3:0] (lối ra): Tín hiệu có ñộ rộng 4 bit, ñược sử dụng ñể phát
ñi sốñịnh danh của bus chủñang sở hữu bus. ðồng thời tín hiệu này cũng
ñược dùng ñể ñiều khiển bộ phân kênh tín hiệu ñịa chỉ và ñiều khiển. Tín hiệu này sẽ phát số ñịnh danh bus chủ tương ứng ở pha ñịa chỉ ñầu tiên của quá trình truyền và sẽ thay ñổi sốñịnh danh này khi kết thúc pha ñịa chỉ của khối truyền cuối cùng.
- MUX_DATA_CTR[3:0] (lối ra): Tín hiệu có ñộ rộng 4 bit, ñược sử dụng
ñể ñiều khiển bộ phân kênh dữ liệu ghi từ bus chu truyền ñến bus tớ. Tín hiệu này cũng phát ñi số ñịnh danh của bus chủ tương tự như với HMASTER. Tuy nhiên, tín hiệu này chỉ phát ra sốñịnh danh tại thời ñiểm bắt ñầu pha dữ liệu ñầu tiên của quá trình truyền và chỉ thay ñổi qua số ñịnh danh của bus chủ khác khi pha ñịa chỉ của khối truyền cuối cùng kết thúc.
- MUX_S2M (lối ra): Tín hiệu có ñộ rộng 1 bit, ñược sử dụng ñể ñiều khiển bộ phân kênh tín hiệu dữ liệu ñọc cũng như tín hiệu phản hồi truyền từ bus tớ truyền về bus chủ. Tín hiệu này sẽ có mức logic thấp trong pha ñịa chỉ ñầu tiên của các quá trình truyền và sẽ chuyển lên mức cao ở pha dữ liệu
ñầu tiên của quá trình truyền.
3.4.2. Máy trng thái mô t hot ñng ca b phân x
ðể bộ phân xử có thể giám sát ñược các quá trình truyền ñang diễn ra,
ñồng thời có thể hoạt ñộng ñộc lập trong quá trình phân quyền truy cập thì bộ
phân xử cũng ñược thiết kế ở mức RTL dưới dạng một máy trạng thái ñể có thể
kiểm soát thứ tự các khối truyền trong quá trình truyền ñể có thể tính toán ñược quá trình truyền diễn ra như thế nào. Từ ñó, bộ phân xử có thể phân quyền truy cập cho các quá trình truyền tiếp theo. Các trạng thái của máy trạng thái trong bộ
phân xử sẽ thay ñổi dựa vào các tín hiệu yêu cầu, tín hiệu ñiều khiển từ bus chủ, các phản hồi truyền từ bus tớ và cả trạng thái trước ñó của máy. Máy trạng thái của bộ phân xử bao gồm 5 trạng thái sau: GRANT_DEF, GRANT_M1, GRANT_M2, MUX_1, MUX_2. Các trạng thái này liên quan và chuyển ñổi lẫn nhau theo như mô hình ñược mô tả trong Hình 32.