Sau khi thực hiện ựặt chỗ và ựịnh tuyến (thực hiện layout) ta tiến hành lại mô phỏng và kiểm chứng với các thông số vật lý như thời gian truyền dẫn tắn hiệu. Khác với sau tổng hợp logic (chỉ có thông số về thời gian truyền tắn hiệu của các cổng logic) thì ở ựây ta có ựầy ựủ thông tin về thời gian truyền tắn hiệu (cả thời gian trễ trên các kết nối giữa các cổng logic). Kết quả mô phỏng cho ta kết quả thời gian trễ cực ựại là 7,237ns, tương ựương với tần số hoạt ựộng tối ựa của hệ thống là 138,179Mhz. Tốc ựộ truyền dữ liệu tối ựa của hệ thống lúc này chỉ còn 4,42Gb/s (nhỏ hơn khoảng 33% so với giá trị ước lượng ở quá trình tổng hợp).
để nâng cao hiệu năng hoạt ựộng của hệ thống, ta có thể thay ựổi các ựiều kiện ràng buộc trong các quá trình tổng hợp, quá trình gắn kết phần cứng cũng như trong quá trình ựặt chỗ và ựịnh tuyến ựể giúp cải thiện các thông số của hệ
thống. Bên cạnh ựó ựể ựơn giản hóa quá trình thì phần mềm ISE hỗ trợ nhiều chiến lược tổng hợp phần cứng theo các hướng khác nhau như: tối ưu về tần số
hoạt ựộng, tối ưu về công suất tiêu thụẦ Tiến hành tổng hợp hệ thống với chiến lược ựược chọn là tối ưu về hiệu năng, ta thu ựược kết quả về tài nguyên phần cứng cần sử dụng như trong Bảng 6.
Bảng 6. Tài nguyên phần cứng sử dụng sau khi ựược tổng hợp tối ưu về hiệu năng vật lý
Loại tài nguyên Chưa tối ưu đã tối ưu Tỷ lệ thay ựổi Tổng số slice sử dụng như
thanh ghi (Slice Register)
470 830 +76,6% Tổng số slice 1680 1805 +7,4% Tổng số LUT 4 lối vào 2709 2533 -6,5% Thời gian trễ cực ựại 7,237ns 6,989ns -3,4% Tần số hoạt ựộng cực ựại 138,179Mhz 143,082Mhz +3,6% Tốc ựộ truyền cực ựại 4,42 Gb/s 4,59 Gb/s +3,6% Số bộựệm xung nhịp (BUFG) 2 2 0% Số bộựệm chân vào ra (IOB) 624 624 0%
Kết quả tối ưu cho thấy ta cần phải sử dụng nhiều tài nguyên phần cứng hơn (chẳng hạn, số slice thanh ghi tăng thêm 76,6%) ựể cải thiện ựược tần số
3,6%). Kết quả là tốc ựộ truyền của hệ thống ựược tăng từ 4,42Gb/s lên 4,59Gb/s.
KẾT LUẬN
Hệ thống bus AMBA AHB là một hệ thống bus tiên tiến có tốc ựộ truyền dữ liệu cao, hỗ trợ băng thông lớn. Sử dụng hệ thống bus này cho vấn ựề truyền thông trên chip là một giải pháp thắch hợp ựối với những hệ thống trên chip không quá phức tạp và có số lượng lõi IP vừa phải.
Sau quá trình nghiên cứu, tìm hiểu về hệ thống bus AMBA AHB, luận văn này ựã thiết kế và xây dựng thành công một mô hình hệ thống bus AHB nhằm
ứng dụng cho một hệ thống trên chip ựang ựược phát triển tại Phòng thắ nghiệm SIS. Hệ thống ựược mô hình hóa bằng ngôn ngữ mô tả phần cứng VHDL với khoảng 2100 dòng lệnh và ựược chia thành 4 khối chức năng chắnh: bộ phân xử
bus, bus chủ, bus tớ, khối phân kênh và giải mã ựịa chỉ. Hệ thống bus sau khi
ựược mô hình hóa ựã ựược kiểm tra về các hoạt ựộng logic thông qua một phương pháp mô phỏng và kiểm chứng sử dụng chương trình mô phỏng ModelSim. Kết quả mô phỏng cho thấy hệ thống ựã hoạt ựộng ựúng theo những
ựặc tả kỹ thuật của hệ thống bus AMBA AHB do hãng ARM ựề ra. Tiếp ựó hệ
thống cũng ựược tiến hành tổng hợp logic và thực thi phần cứng (theo công nghệ
FGPA của hãng Xilinx, sử dụng chương trình ISE Foundation Suite) ựể ước lượng tần số hoạt ựộng cũng như tài nguyên phần cứng cần sử dụng. Kết quảựạt
ựược cho phép kết luận hệ thống bus ựược xây dựng có khả năng hoạt ựộng với tần số tương ựối cao (khoảng 138Mhz ựến 143Mhz) và thông lượng truyền thông cực ựại lên ựến 4,59Gb/s. Trong khi ựó lượng tài nguyên phần cứng cần sử dụng là khá nhỏ (3728 cổng logic).
Thông qua các kết quả mô phỏng, kiểm chứng ta có thể kết luận rằng mô hình hệ thống bus ựược xây dựng ựã hoạt ựộng tốt và ựạt ựược những yêu cầu kỹ
thuật ựặt ra khi thiết kế hệ thống. Tuy nhiên do thời gian thực hiện có hạn nên vẫn còn một số tắnh năng ựã ựược ựơn giản hóa trước khi thiết kế.
Sau quá trình làm luận văn, ngoài những kiến thức về cấu trúc và hoạt
ựộng của hệ thống bus AHB (một hệ thống bus tiên tiến ựược ứng dụng trong nhiều SoC) tác giả còn học tập ựược rất nhiều kiến thức, kinh nghiệm thiết thực và quan trọng trong lĩnh vực thiết kế VLSI. Bên cạnh việc nắm rõ ựược các công
ựoạn và phương pháp thiết kế VLSI, ựặc biệt là quy trình thiết kế với công nghệ
FPGA, thông qua luận văn tác giả cũng ựã làm chủựược ngôn ngữ thiết kế phần cứng VHDL. đây là một ngôn ngữ HDL ựược sử dụng rất phổ biến trong các thiết kế số vì cấu trúc chặt chẽ của nó và là một công cụ quan trọng ựể bắt ựầu
một quy trình thiết kế chip. Ngoài ra, thông qua các công ựoạn thiết kếựược thực hiện trong luận văn, tác giả cũng ựã nắm rõ ựược phương pháp sử dụng các công cụ phần mềm hỗ trợ thiết kế phổ biến như ModelSim, ISE Foundtion Suite... đây là những công cụ hỗ trợ thiết kế mạnh và phù hợp cho nhiều hướng phát triển tiếp theo của ựề tài này.
Trong thời gian tới, tác giả sẽ tiếp tục hoàn thiện hệ thống bus ựã xây dựng với khả năng hỗ trợ ựầy ựủ 16 bus chủ và 16 bus tớ với các ựộ rộng bus
ựược mở rộng lên 64 bit hoặc 128 bit. Ngoài ra sẽ xem xét việc phát triển hệ
thống với khả năng tái cấu hình theo các chếựộ phân quyền bus khác nhau nhằm nâng cao hiệu suất truyền thông của bus, cho phép cân ựối giữa tắnh năng hoạt
TÀI LIỆU THAM KHẢO
[1]. ARM Limited (1999), AMBAỎ Specification (Rev 2.0).
[2]. Cohen, B. (2002), VHDL Coding Styles and Methodologie, Kluwer
Academic Publishers, New York, Boston, Dordrecht, London, Moscow. [3]. Guangrong, Pan and Da, Feng and Qin, Wang and Yue, Qi and Meiqiang,
Yu (2009), The Design and Implementation of AMBA Interfaced High-
Performance SDRAM Controller for HDTV SoC, CSIE '09: Proceedings
of the 2009 WRI World Congress on Computer Science and Information Engineering.
[4]. Intel Corporation (2007), Introducing the 45nm Next-Generation Intel
Core Microarchitecture.
[5]. Kanishka Lahiri and Anand Raghunathan (2004), Power Analysis of
System-Level On-Chip Communication Architectures, Hardware/software
codesign and system synthesis, International conference on , pp236-241.
[6]. L.Perry, D. (2002), VHDL Programming by Example, McGraw Hill.
[7]. M. Caldari and M. Conti and M. Coppola and P. Crippa and S. Orcioni and L. Pieralisi and C. Turchetti (2003). System-Level Power Analysis
Methodology Applied to the AMBA AHB Bus. Design, Automation and
Test in Europe Conference and Exhibition , p20032.
[8]. Madl, Gabor and Pasricha, Sudeep and Bathen, Luis Angel D. and Dutt, Nikil and Zhu, Qiang (2006), Formal performance evaluation of AMBA-
based system-on-chip designs, EMSOFT '06: Proceedings of the 6th ACM
& IEEE International conference on Embedded software.
[9]. Massimo Conti and Marco Caldari and Giovanni B. Vece and Simone Orcioni and Claudio Turchetti (2004). Performance Analysis of Different
Arbitration Algorithms of the AMBA AHB Bus. Design Automation
Conference , 0, pp618-621.
[10]. Moch, S. and Berekovic, M. and Stolberg, H. J. and Friebe, L. and Kulaczewski, M. B. and Dehnhardt, A. and Pirsch, P. (2003), HIBRID-
SOC: a multi-core architecture for image and video applications, MEDEA
[11]. Naser Sedaghati (2006), Reconfiguration architecture for AMBA AHB bus.
[12]. OCP-IP Association (2008), Open Core Protocol Specification 2.2.
[13]. Open Verilog International (1996), Verilog-A hardware description
language.
[14]. P.Chu, P. (2006), RTL Hardware Design Using VHDL, A John Wiley &
Sons.Inc, Hoboken, New Jersey.
[15]. Pedroni, V. A. (2004), Circuit Design with VHDL, MIT Press, Cambridge,
Massachusetts.
[16]. Rishad A. Shafik and Paul Rosinger and Bashir M. Al-Hashimi (2008), MPEG-based Performance Comparison between Network-on-Chip and
AMBA MPSoC, Design and Diagnostics of Electronic Circuits and
Systems , pp1-6.
[17]. Samir Palnitkar (2003), Verilog HDL: A Guide to Digital Design and
Synthesis, Prentice Hall PTR.
[18]. Smith, M. J. (1997), Application Ờ SpecificIntegrated Circuits (ASICs the
book), Addison-Wesley.
[19]. Stolberg, Hans-Joachim and Berekovic, Mladen and Moch, Soren and Friebe, Lars and Kulaczewski, Mark B. and Flugel, Sebastian and Klubetamann, Heiko and Dehnhardt, Andreas and Pirsch, Peter (2005), HiBRID-SoC: A Multi-Core SoC Architecture for Multimedia Signal
Processing, J. VLSI Signal Process. System, 41, pp9-20
[20]. Sudeep Pasricha and Nikil Dutt (2008), On-Chip Communication
Architectures-System on Chip Interconnect, Elsevier Inc.
[21]. Integrated_circuit, http://en.wikipedia.org/ [22]. System-on-chip, http://en.wikipedia.org/ [23]. Transistor_count, http://en.wikipedia.org/ [24]. http://focus.ti.com/ [25]. http://www.arasan.com [26]. http://www.arm.com/products/CPUs/application.html [27]. http://www.auroravlsi.com [28]. http://www.cast-inc.com/systemip/pips/pip-amba-pkg/index.shtml
[29]. 1974 digital watch is first system on chip integrated circuit,
http://www.computerhistory.org/semiconductor/timeline/1974-digital- watch-is-first-system-on-chip-integrated-circuit-52.html