2.4. Các phƣơng án giảm thiểu lỗi cổ điển
Kể từ khi những nhiễu loạn trong các thiết bị điện tử đã đƣợc phát hiện lần đầu tiên, sự quan tâm trong việc áp dụng kỹ thuật chịu lỗi để đảm bảo hoạt động của thiết bị mục tiêu trong môi trƣờng khắc nghiệt đã tăng lên. Bên cạnh đó cứng hóa trong quá trình chế tạo, các nhà thiết kế điện tử cũng đã áp dụng phƣơng pháp tiếp cận cổ điển ở các cấp độ khác nhau để giữ cho mạch hoạt động mặc dù có lỗi làm gián đoạn.
2.4.1. Mức kiến trúc
Ở mức kiến trúc, các phƣơng pháp tiếp cận phổ biến của việc tiếp cận phát hiện lỗi và chịu lỗi đƣợc dựa trên sự dƣ thừa dự phòng. Những phƣơng pháp không yêu cầu bất kỳ sửa đổi trong cơ cấu nội bộ của khối mục tiêu.
2.4.1.1. Dự phòng phần cứng
Sử dụng dự phòng phần cứng, các khối mục tiêu đƣợc nhân lên để các hệ thống có thể theo dõi trạng thái hoạt động của chính nó. Hai phƣơng pháp tiếp cận chủ yếu là: Sao chép với so sánh (DWC - Duplication with Comparison) và dự phòng ba mô- đun (TMR - Triple Modular Redundancy).
Trong DWC (hình 2.9), các mô-đun ban đầu đƣợc nhân đôi và kết quả đƣợc lấy từ mô-đun gốc và mô-đun dự phòng đƣợc so sánh để phát hiện lỗi. Tuy nhiên phƣơng án DWC chính nó không thể xác định mô-đun nào bị lỗi. DWC cho phép chịu đựng lỗi tạm thời, miễn là nó đƣợc hỗ trợ bằng cách thực hiện lại. Sau đó, tất cả khác nhau giữa đầu ra hai mô-đun tạo sự kiện để lặp lại các hoạt động cuối cùng hy vọng rằng lỗi là do lỗi tạm thời (trong trƣờng hợp thất bại, lỗi thƣờng trú đƣợc khai báo).
Hình 2.9: Nhân đôi và so sánh (DWC)
Phƣơng án khóa bƣớc (Lockstep) là việc thực hiện của DWC ở cấp độ bộ xử lý, đƣợc hỗ trợ bởi một số FPGA Xilinx [67]. Hai bộ vi xử lý giống hệt nhau P1 và P2 nhận cùng các yếu tố đầu vào, cùng thực hiện các chỉ lệnh đó, và kết quả của chúng đƣợc so sánh từng bƣớc ở mỗi chu kỳ đồng hồ. P2 tạo ra kết quả tham chiếu đƣợc so sánh với những kết quả của P1 tạo đầu ra cho hệ thống. Hệ thống này có thể phát hiện nhƣng không thể sửa lỗi, bởi vì nó không thể chỉ ra các bộ vi xử lý bị lỗi. Trong trƣờng hợp lỗi, toàn bộ hệ thống cần phải đƣợc làm mới để phục hồi các chức năng chính xác của cả hai bộ vi xử lý.
Một trong những giải pháp tiên tiến trong lĩnh vực ô tô bao gồm trong việc thực hiện hai bộ xử lý khác nhau trong một ECU. Trong dự án SAPECS (kiến trúc và các giao thức bảo đảm an toàn xe nâng cao) [11], thành phần xử lý chính là một bộ xử lý 32-bit, bộ xử lý thứ hai là 8-bit để giảm chi phí phần cứng, vì nó là chỉ để xác minh bộ xử lý chính 32-bit (hình 2.10).