- Thứ ba :Hệ thống cảnh báo chống đột nhập Khi bạn đi ngủ hoặc khi bạn vắng nhà đều là những thời điểm thích hợp cho những kẻ có mƣu đồ xấu Vì
3.2.2.Các thiết bị sử dụng trong hệ thống
3.2.2.1. Modem truyền thông trên đƣờng dây điện
Modem là một thiết bị điều chế tín hiệu sóng mang tƣơng tự (analog) để mã hóa dữ liệu số, và giải điều chế tín hiệu sóng mang để thu lại thông tin đã đƣợc truyền. Mục đích của điều chế là tạo ra một tín hiệu có thể truyền dẫn dễ dàng và giải mã để thu lại dữ liệu số nhƣ ban đầu.
Tại đầu cuối truyền dẫn, Modem điều chế tín hiệu số từ dạng dữ liệu thông qua giao diện RS-232 thành tín hiệu sóng mang đi trên đƣờng dây điện. Ở đầu cuối nhận, modem khôi phục lại dữ liệu ban đầu từ tín hiệu sóng mang trên đƣờng dây điện bằng cách giải điều chế và gửi dữ liệu tới bộ điều khiển hoặc thiết bị đầu cuối dữ liệu.
Hiện nay, có rất nhiều modem điện đƣợc đƣa ra thị trƣờng; đƣợc sản xuất bởi các nhà sản xuất vi điện tử nhƣ Motorola, SGS Microelectronics, Philips Semeconductors, và Texas Instruments. Hầu hết các modem đều có chức năng tƣơng tự nhƣ trên. Nhƣng chỉ khác nhau duy nhất về hiệu suất của chúng qua các giai đoạn khác nhau, các kỹ thuật điều chế khác nhau và tính năng bổ sung.
Có rất nhiều loại modem của các nhà sãn xuất khác nhau, nhƣng trong phần này sẽ xem xét modem điện TDA5051A đƣợc sản xuất bởi Philips Semiconductors. So với các modem khác đƣợc sản xuất với SGS Thompson thì modem ST7538 sử dụng điều chế FSK (frequency shift keying – khóa dịch tần) thay vì sử dụng ASK (amplitude shift keying – khóa dịch biên) trong TDA5051A..
TDA5051A là một modem vi mạch (IC), hoạt động ở điện áp 5V cung cấp tốc độ dữ liệu ở 600 hoặc 1200 baud. Nó sử dụng điều chế và giải điều chế ASK để tạo dạng và tái tạo sóng mang số. Sự giải điều chế số của nó cho ra dữ liệu ở băng cơ bản. Xung đồng hồ cao của bộ chuyển đổi 6-bit số thành tƣơng tự giúp loại bỏ các thành phần răng cƣa và nó có bộ lọc số băng hẹp, nó đảm bảo cho tỉ lệ lỗi bít thấp, nó cũng tích hợp mạch bảo vệ quá tải. Hơn nữa, chip này dễ dàng tích hợp với EN50065-1 bằng cách sử dụng một mạng ghép đơn giản.
Điều này đảm bảo sự chính xác của sóng mang truyền dẫn và sự chính xác của bộ lọc số, vì vậy sẽ tạo ra sự hoạt động hoàn toàn không phụ thuộc vào các thành phần gây nhiễu ứng dụng nhƣ sự trải trễ, nhiệt độ, và mất nguồn cấp. Thiết bị này bao gồm một tầng đầu ra công suất cung cấp 1 tín hiệu 120dBµV (RMS) trên tải 30Ω. Dƣới đây là sơ đồ khối của TDA5051A.
Hình 3.10. Sơ đồ khối của TDA5051A
Bảng 3.1: Mô tả các chân của TDA5051
Ký hiệu
C hân
Mô tả
DATAin 1 Đầu vào dữ liệu số (Hoạt động ở mức LOW)
DATAout 2 Đầu ra dữ liệu số (Hoạt động ở mức LOW)
VDDD 3 Chân cấp điện áp số CLKO UT 4 Đầu ra xung đồng hồ DGN D 5 Chân nối đất số
TEST
OSC1 7 Đầu vào bộ tạo dao động OSC2 8 Đầu ra bộ tạo dao động APGN
D
9 Nối đất tƣơng tự cho khuếch đại công suất
TXOUT 1 0
Đầu ra tín hiệu tƣơng tự
VDDAP 1
1
Cấp điện áp tƣơng tự cho khuếch đại công suất
AGN D
1 2
Chân nối đất tƣơng tự
VDDA 1 3
Cấp điện áp tƣơng tự
RXIN 1 4
Đầu vào tín hiệu tƣơng tự (adsbygoogle = window.adsbygoogle || []).push({});
PD 1
5
Đầu vào ngắt nguồn (hoạt động ở mức HIGH) TEST
1
1 6
Đầu vào kiểm tra (Sử dụng ở mức HIGH)
Để cung cấp ổn định trong các điều kiện môi trƣờng, tần số sóng mang đƣợc tạo ra bằng cách quét bộ nhớ ROM (Read Only Memory – Bộ nhớ chỉ đọc) dƣới sự điều khiển của xung đồng hồ của bộ vi điều khiển hoặc lấy tần số tham chiếu của bộ tạo dao động trên chip. Sự tạo xung tần số cao giúp loại bỏ thành phần răng cƣa bị dãn rộng, phần bị dãn rộng sẽ đƣợc lọc bởi mạch dao động LC và không gây ra các thành phần nhiễu nghiêm trọng nào. Sự điều chế dữ liệu đƣợc thực hiện thông qua chân DATAIN và đƣợc đƣa tới các mạch số cụ thể để trở thành sóng mang (sự tạo dạng sóng). Các thành phần điều hòa bị hạn chế trong quá trình này, do đó tránh đƣợc nhiễu nghiêm trọng trên kênh truyền dẫn (theo khuyến nghị của CISPR16 VÀ EN50065-1). Khi sử dụng mạch LC (hoặc một bộ lọc tƣơng đƣơng) thì TDH (Total Harmonic Distortion) có giá trị là -55dB.
Sự kết nối trực tiếp tới mạng điện (đƣờng dây điện) đƣợc thực hiện thông qua một mạch LC tới mạng cho các ứng dụng có chi phí thấp. Tuy nhiên, bộ biến đổi tín
hiệu HF có thể đƣợc dùng khi cần phải ngăn cách đƣờng điện. Trải qua chế độ truyền dẫn, cần thận trọng khi truyền vì thành phần nhận của mạch không bị vô hiệu và sự phát hiện tín hiệu đƣợc truyền vẫn hoạt động bình thƣờng. Vì vậy, trong lập trình vi điều khiển, sự gộp lại của bộ nhận (Rx) cần tránh trong khi truyền tín hiệu.
Trong chế độ truyền, đầu vào dữ liệu (chân DATAIN) ở mức LOW. Nghĩa là khi một cụm (burst) đƣợc tạo ra trên đƣờng dây (chân TXOUT) khi chân DATAIN ở mức LOW. Chân TXOUT ở trạng thái trở kháng cao, đồng nghĩa với việc thiết bị hiện tại không truyền dẫn, trạng thái logic kế tiếp đƣợc xử lý trong chế độ NRZ (Non-Return-to Zero nghĩa là không trở về giá trị 0). Hình dạng của xung nhƣ trong hình 3.11.
Hình 3.11: Quan hệ giữa DATAIN và DATAOUT
Trong khi đó, ở chế độ nhận, đầu ra dữ liệu (chân DATAOUT) hoạt động ở mức LOW. Nghĩa là đầu ra dữ liệu ở mức LOW khi cụm đƣợc nhận. Chân DATAOUT
duy trì ở mức LOW cho đến khi cụm đƣợc nhận xong.
Dƣới đây là phổ của tín hiệu tạo bởi TDA5051A (Hình 3.12) với bộ tạo dao động bằng thạch anh ở tần số 8.48MHz. Tần số sóng mang cho điều chế ASK là 132.5 kHz.
Hình 3.12: Phổ tín hiệu
3.2.2.2. Bộ vi điều khiển PIC16F876
Vi mạch PIC16F877A là một máy tính có tập lệnh giảm thiểu hiệu năng cao RISC (Redunce Instruction Set Computer). Tất cả các lệnh đƣợc thực hiện trong một chu kỳ duy nhất, ngoại trừ các nhánh của chƣơng trình đƣợc thực hiện trong 2 chu kỳ. PIC16F877A có bộ nhớ Flash (Flash Program Memory) lên tới 8K x 14 words (1 word=2bytes), 368 x 8 bytes bộ nhớ dữ liệu (RAM), 156 x 8 bytes bộ nhớ dữ liệu EEPROM. Các đặc trƣng ngoại vi mở rộng cũng có đƣợc ở kiểu bộ vi điều khiển này. Hơn nữa, bộ vi điều khiển này cũng cung cấp chuẩn giao tiếp ngoại vi đồng bộ/không đồng bộ USART (Universal Synchronous Asynchronous Receiver Transmitter) để sử dụng cho truyền thông.
Vi mạch PIC16F876 đƣợc đóng gói nhựa, gồm có 28 chân dạng gói PDIP (Plastic Dual In-line) và SOIC (Plastic Small Outline). Gói PDIP 28 chân đƣợc dùng để thuận tiện cho hàn tay. Gói khác thì sử dụng công nghệ dán bề mặt (SMT – Surface Mount Technology) và khó khi hàn tay. Hình 3.13 là hình ảnh về gói PDIP 28 chân.
Hình 3.13: Gói PDIP 28 chân của PIC16F876
3.2.2.3. Các cổng vào ra (I/O)
Các cổng vào ra (I/O) là một phần quan trọng của bộ vi điều khiển. Các cổng đầu ra sẽ đƣợc kết nối tới thiết bị cần đƣợc điều khiển trong hệ thống đã đƣợc thiết kế. Các cổng đầu ra sẽ có điện áp ra 5V và dòng điện 25mA.. Các rơ le cần đƣợc kết nối đến các cổng này, khi đó các thiết bị sử dụng dòng điện xoay chiều (AC) sẽ đƣợc điều khiển. Khi bộ vi điều khiển nhận dữ liệu về lệnh đƣợc gửi từ máy tính, nó sẽ thực hiện các lệnh để bật hoặc tắt cổng tƣơng ứng phụ thuộc vào lệnh nhận đƣợc.
Cổng PORTA có độ rộng 6-bit, là cổng 2 chiều. Thanh ghi định hƣớng dữ liệu tƣơng ứng với cổng này là TRISA. TRISA có thể quyết định PORTA là cổng đầu ra hoặc đầu vào. Khi đặt 1 bit TRISA (=1) sẽ đặt PORTA tƣơng ứng với 1 cổng đầu vào, đầu vào này sẽ đặt vào bộ điều khiển đầu ra tƣơng ứng ở trạng thái trở kháng cao. Xóa bit TRISA về 0 sẽ làm cho chân PORTA tƣơng ứng với 1 đầu ra, đầu ra này đƣa nội dung của chốt đầu ra vào chân đƣợc chọn. PORTA có thể đƣợc cấu hình nhƣ các đầu vào tƣơng tự. Để có đƣợc điều này ta phải cấu hình PORTA trong chế độ chuyển đổi tƣơng tự thành số (A/D converter). Danh sách các thanh ghi đƣợc gán cho PORTA đƣợc thể hiện ở bảng 3.2. Trong thiết kế hệ thống này, PORTA chỉ đƣợc sử dụng nhƣ các cổng đầu ra. Do đó, bit TRISA luôn đƣợc đặt là 0.
Bảng 3.2: Các thanh ghi kết hợp với PORTA
Địa chỉ
Tên Bit 7 Bit6 Bit5 Bit4 Bit 3 Bit 2 Bit 1 Bit 0 Giá trị
trên:PO R,BOR Giá trị trên tất cả các thành
phần khác : RESET
05h PORT
A
- - A5 A4 RA3 RA2 RA1 RA0 --0x (adsbygoogle = window.adsbygoogle || []).push({});
0000
--0u 0000
85h TRIA - - Thanh ghi định hƣớng dữ liệu PORTA --
111111 -- -- 111111 9Fh ADCO N1 ADF M - - - PCFG 3 PCFG 2 PCFG 1 PCFG 0 --0- 0000 --0- 0000
PORTB có độ rộng 8-bit, cổng 2 chiều. Không giống nhƣ PORTA, PORTA chỉ chứa đầu vào tƣơng tự, PORTB là một cổng I/O duy nhất. Thanh ghi định hƣớng dữ liệu tƣơng ứng là TRISB. PORTB làm việc cũng giống nhƣ PORTA. Khi đặt bit TRISB là 1 sẽ làm chân PORTB tƣơng ứng nhƣ một đầu vào, đầu vào này sẽ đặt vào bộ điều khiển đầu ra tƣơng ứng ở trạng thái trở kháng cao. Xóa bit TRISB về 0 sẽ làm cho chân PORTB tƣơng ứng với 1 đầu ra, đầu ra này đƣa nội dung của chốt đầu ra vào chân đƣợc chọn. Mỗi chân của PORTB đều có một mạch weak pull- up bên trong. Một bít điều khiển có thể đóng tất cả các mạch pull-ups. Điều này đƣợc thực hiện bằng cách xóa bit RBPU (OPTION_REG<7>). Bảng 3.3 liệt kê các thanh ghi đƣợc gán cho PORTB. Mạch weak pull-up tự động đƣợc chuyển về trạng thái ngắt khi cổng đƣợc cấu hình nhƣ một đầu ra. Các mạch pull-up bị vô hiệu khi khởi động lại nguồn. Trải qua quá trình cấu hình các cổng đầu vào, tất cả các mạch weak pull-up đƣợc kích hoạt. Điều này làm cho mạch đơn giản hơn và có số điện trở nhỏ nhất.
Bảng 3.3: Toàn bộ các thanh ghi đƣợc gán với PORTB
Địa chỉ
Tên Bit7 Bit 6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Giá trị
trên: POR,B OR Giá trị trên tất cả các thành phần khác : RESET 06h, 106h PORTB B7 RB6 B5 B4 B3 B2 B1 B0 xxxx xxxx uuuu uuuu 86h, 186h
TRISB Thanh ghi định hƣớng dữ liệu PORTB 1111
1111
1111 1111 1111
Chú ý: x = không xác định, u= không đổi. Các ô đƣợc chia sẻ không đƣợc sử dụng bởi PORTB
3.2.2.4. Bộ thu phát đồng bộ/ không đồng bộ đa năng (USART)
USART là một trong hai khối vào ra nối tiếp. USART cũng đƣợc biết đến nhƣ giao diện truyền thông nối tiếp (SCI – Serial Communications Interface). Nó chuyển đổi dữ liệu dạng song song sang nối tiếp để truyền dẫn. USART tạo ra và loại bỏ các bit start (bắt đầu) và stop (dừng) xuất hiện ở mỗi ký tự. USART có thể đƣợc cấu hình nhƣ một hệ thống không đồng bộ truyền song công và có thể giao tiếp với các thiết bị ngoại vi nhƣ kết cuối CRT hay máy tính cá nhân. Hoặc USART có thể đƣợc cấu hình nhƣ hệ thống đồng bộ truyền bán song công, khi đó USART có thể giao tiếp với các thiết bị ngoại vi nhƣ các mạch tích hợp A/D hoặc D/A, và các EEPROM nối tiếp.
USART có thể đƣợc cấu hình ở các chế độ sau: 1. Bất đồng bộ (song công)
2. Đồng bộ - Master (bán song công) 3. Đồng bộ - Slave (bán song công)
Bit SPEN (RCSTA<7>) và bit TRISC<7:6> phải đƣợc lập để cấu hình chân RC6/TX/CK và RC7/RX/DT giống nhƣ USART. Trong khối (module) USART cũng có một bộ đa xử lý có khả năng phát hiện địa chỉ 9-bit. USART là một lõi truyền thông trong hệ thống PLC này. Nó chịu trách nhiệm truyền và nhận các gói dữ liệu qua mạng. USART sẽ đƣợc cấu hình ở chế độ bất đồng hộ sử dụng 8-bit địa chỉ.