a. Chế độ truyền
Cơ cấu Shock Burst Engine (SBE) ở phần phát:
Trong chế độ truyền, cơ cấu SBE hoạt động như sau [15]:
- Bộ vi điều khiển bên ngồi đầu tiên sẽ cấu hình thiết bị nRF sử dụng đúng kênh, cơng suất đầu ra và xác định nĩ cĩ sử dụng mã kiểm tra CRC (Cyclic Redundant Check) hay khơng.
- Vi điều khiển bắt đầu truyền gĩi tin qua thiết bị nRF2401 bằng cách kéo tín hiệu Chip Enable lên mức cao.
- Xung nhịp của bộ vi xử lý được đĩng gĩi vào thanh ghi dữ liệu đầu ra, sử dụng xung nhịp và chân truyền dữ liệu trên nRF2401. Gĩi cĩ chứa địa chỉ phía thu và gĩi tin SBE.
Hình 2. 4: Chế độ truyền trong Shock Burst Engine [15]
- Nếu vi điều khiển cĩ sử dụng mã kiểm tra lỗi CRC, SBE sẽ tính CRC của gĩi dữ liệu đang được gán xung nhịp và kết quả sẽ được gắn vào gĩi truyền đi. - Gĩi tin sẽ bắt đầu được truyền sau 202s sau khi vi xử lý gửi tín hiệu kéo
Chip Enable xuống mức thấp.
b. Chế độ nhận
Hình 2. 5: Chế độ nhận trong Shock Burst Engine [15]
Đây là cách Shock Burst Engine hoạt động ở chế độ nhận [15]:
- Bộ vi điều đầu tiên sẽ điều khiển cấu hình nRF2401. Trong quá trình cấu hình này, nRF2401 sẽ được thơng báo về địa chỉ riêng của nĩ, độ dài gĩi tin sẽ nhận được, tốc độ bit (250 kbit /s hoặc 1Mbit /s) và nếu nĩ dùng mã kiểm
tra CRC hay khơng. Trong trường hợp tổng quát, giả định rằng địa chỉ riêng cĩ độ rộng N bit, gĩi tin độ dài P bit và nĩ sẽ thực hiện kiểm tra CRC.
- Tại thời điểm này một máy phát bắt đầu truyền gĩi tin đến máy thu này. - Từ bộ giải điều chế nRF2401, các bit được gắn vào một thanh ghi rộng 256
bit First Out (FIFO) với cùng tốc độ bit được sử dụng ở phía phát.
- Mỗi khi một bit mới được gắn vào thanh ghi FIFO từ bộ giải điều chế, N bit đầu tiên trong FIFO sẽ được so sánh với địa chỉ riêng.
- Nếu các bit khớp thì máy tính CRC sẽ kiểm tra của tồn bộ gĩi và so sánh kết quả với các bit CRC trong gĩi nhận được. Nếu CRC khơng khớp, SBE sẽ tiếp tục so sánh các bit đến với địa chỉ riêng cho đến khi tìm thấy một kết quả mới, và sau đĩ lặp lại phép tính CRC.
- Nếu cả hai địa chỉ và CRC giống nhau, phần dữ liệu của gĩi là tồn bộ gĩi ngoại trừ N bit địa chỉ và các bit CRC, sẽ được sao chép vào thanh ghi dữ liệu. Đồng thời tín hiệu dữ liệu đầu ra (DR1) sẽ được đặt ở mức cao.
- Chân tín hiệu DR1 được kết nối với một trong các ngắt chân I/O của vi điều khiển, khi nĩ được kéo lên mức cao thì vi xử lý biết rằng gĩi dữ liệu đã đến. - Bộ vi xử lý bây giờ cĩ thể tạo ra tín hiệu xung trên chân clock củanRF2401
và gĩi tin chứa dữ liệu được lấy từ thanh ghi dữ liệu đầu ra. Khi tồn bộ gĩi tin nhận, tín hiệu ở chân DR1 sẽ kéo xuống mức thấp.