0
Tải bản đầy đủ (.doc) (73 trang)

Mô phỏng hoạt động của DPLL để kiểm chứng

Một phần của tài liệu THIẾT KẾ BỘ PLL SỐ CHO ĐỒNG BỘ ĐỒNG HỒ TRONG MÁY THU TÍN HIỆU SỐ (Trang 65 -73 )

Ở trên ta đã đưa ra sơ đồ khối và sơ đồ nguyên lý cho bộ DPLL và cũng đã tính toán được tham số của nó. Tiếp theo chúng ta sẽ kiểm chứng

hoạt động của bộ DPLL này bằng cách mô phỏng hoạt động của nó bằng chương trình Mathlab (một công cụ phần mềm có nhiều ứng dụng).

Ta có sơ đồ mô phỏng bằng Mathlab như trên hình 3.18.

Hình 3.18 Sơ đồ mô phỏng hoạt động của DPLL.

Ở đầu vào là một khối tạo tín hiệu số ngẫu nhiên nhận các giá trị 0,1; có thời gian tồn tại có thể thay đổi được, hình 3.19 mô tả một tín hiệu ngẫu nhiên được tạo ra từ khối này.

Sau đó ta cho tín hiệu này qua mạch lọc cosin nâng (thay cho hàm truyền của kênh). Để thực hiện đơn giản chúng ta coi như các ảnh hưởng của kênh truyền được khắc phục nhờ các kỹ thuật hiện nay (ví dụ như sử dụng ATDE). Như vậy tín hiệu thu được mô tả như trong hình 3.20.

Hình 3.20 Đầu ra mạch lọc Cosin nâng (đầu vào phía thu).

Bây giờ chúng ta thực hiện theo các bước như trên sơ đồ khối của DPLL đã chỉ ra. Tín hiệu này sẽ được đưa qua khối khôi phục dạng xung vuông, chúng ta dùng Trigơ D, tuy nhiên trong Mathlab ta có thể sử dụng khối Interval Test trong thư mục Logic and Bit Operation, chúng ta sẽ được tín hiệu ra như trong hình 3.21.

Như vậy đến đây chúng ta đã có được một đầu vào của bộ so pha (trigơ D), bây giờ chúng ta tiếp tục tạo ra tín hiệu đồng hồ khôi phục.

Tín hiệu đồng hồ khôi phục được tạo ra từ bộ tạo xung Clock có chu kỳ bằng 1/q chu kỳ tín hiệu bộ tạo xung ngẫu nhiên (ở đây là 1/10) sau đó cho qua bộ đếm 10 để thực hiện chia tần số 10 lần. Sau đó tín hiệu này được đưa vào làm tín hiệu CLK của trigơ D.

Ta có tín hiệu đầu ra của bộ tạo xung như hình 3.22.

Hình 3.22 Tín hiệuF0.

Sau khi thực hiện chia 10, chúng ta được tín hiệu đồng hồ tham chiếu như trong hình 3.23.

Hình 3.23 Tín hiệu đồng hồ tham chiếu.

Sau đó tín hiệu này sẽ được đưa vào làm tín hiệu CLK cho trigơ D, để thực hiện so pha với tín hiệu mà chúng ta đã khôi phục được. Đầu ra của bộ so pha sẽ được một chuỗi các xung vuông hẹp (khi chúng ta chưa thực hiện điều khiển) như ở hình 3.24.

Hình 3.24 Đầu ra so pha khi chưa điều khiển.

Tín hiệu này sẽ được đưa đến điều khiển bộ dao động tạo tần số F0, bằng cách thực hiện phép NOT, rối AND với tín hiệu F0, như vậy đầu ra của nó sẽ là tín hiệu có dạng là các xung như F0, nhưng bị khuyết đi một số xung tại vị trí mà đầu ra bộ so pha có tín hiệu. Ta có tín hiệu ra so pha sau khi có điều khiển như hình 3.25.

Hình 3.25 Tín hiệu so pha khi có điều khiển.

Trong một khoảng thời gian chỉ có một xung so pha, sau đó do có sự điều khiển bộ chia tần nên phía sau sẽ không có sự sai pha nên không có xung so pha. Tín hiệu này sẽ được đưa đến bộ điều khiển để thực hiện xoá một xung trong dãy xung của bộ dao động F0. Tín hiệu F0 như hình 3.26.

Dĩ nhiên là chúng ta có tần số fout=F0/q vẫn không có sự thay đổi nhưng có sự điều chỉnh về pha so với ban đầu (hình 3.27).

Hình 3.27 Tín hiệu đồng hồ tham chiếu sau khi điều khiển.

Đến đây em đã hoàn thành mô phỏng hoạt động của DPLL. Về cơ bản thì sơ đồ nguyên lý đã đưa ra ở đầu chương hoạt động đúng như lý thuyết. Tuy nhiên, trong sơ đồ mô phỏng này em đã bỏ qua tạp âm cộng tính và mới chỉ kiểm tra hoạt động của nó ở trên một hướng so sánh pha nên chưa thể hoàn thiện tốt được thiết bị, ngoài ra đây cũng chỉ là mô phỏng nên không thể kiểm chứng hết các khả năng trong quá trình hoạt động thật sự của một DPLL. Trong thời gian tới em sẽ tiếp tục hoàn thiện hơn sản phẩm này một cách tốt hơn.

KẾT LUẬN

Đến đây em đã trình bày xong đồ án:“ Thiết kế PLL số cho đồng bộ đồng hồ trong máy thu kỹ thuật số“. Đồ án đã trình bày một số vấn đề quan trọng của truyền dẫn số, vai trò của đồng bộ trong truyền dẫn số. Có thể nói đồng bộ đóng vai trò quan trọng sống còn trong truyền dẫn số. Để đảm bảo cho chất lượng truyền dẫn... thì không thể không có đồng bộ. Trong truyền dẫn số thì người ta có hai cách để truyền thông tin đồng bộ đến đầu thu:

 Phần phát gửi thông tin đồng bộ cho phần thu bằng một đường khác độc lập với tín hiệu mang thông tin người dùng (dùng một kênh riêng, hoặc chia khe thời gian và truyền một cách định kỳ)

 Phần thu thực hiện tách lấy thông tin đồng bộ từ tín hiệu mang tin. Trong đồ án em đã chủ yếu nghiên cứu phương pháp đồng bộ thứ hai, do hiện nay phương án này được sử dụng nhiều hơn. Đồng bộ trong truyền dẫn số bao gồm đồng bộ sóng mang và đồng bộ đồng hồ, cả hai đều đóng vai trò quan trọng trong truyền dẫn số. Có nghĩa là việc tách tín hiệu đồng bộ bao gồm tách sóng mang và tách đồng hồ tham chiếu. Trong cả hai trường hợp chúng ta đều sử dụng một thiết bị là vòng khoá pha (PLL), đây là thiết bị quan trọng nhất để thực hiện đồng bộ dù là đồng bộ sóng mang hay đồng bộ đồng hồ.

Một dạng PLL đó là DPLL, tức PLL số, được sử dụng chỉ cho đồng bộ đồng hồ với nhiều những ưu điểm:

 Thời gian kéo vào pha ngắn.

 Số các Symbol cao nhất liên tiếp không có chuyển đổi có thể khá cao, điều này sẽ làm giảm yêu cầu đối với việc mã.

PLL số là PLL mà kể cả thuật toán và các phần tử cấu thành đều là số, chứ không phải chỉ có thuật toán hay chỉ có một vài phần tử số. Trên đây chúng ta đã nghiên cứu đầy đủ các đặc tính, tham số, ưu nhược điểm của PLL số. Đồng thời em cũng đã đưa ra được sơ đồ khối, sơ đồ nguyên lý cho ý định thiết kế của bản thân, và cũng gồm cả căn cứ lựa chọn sơ đồ này. Tuy nhiên em mới chỉ dừng ở mức là đưa ra sơ đồ nguyên lý và có sử dụng phần mềm Mathlab để tiến hành mô phỏng hoạt động của nó, chứ chưa đưa được ra một sản phẩm cụ thể.

Em sẽ tiếp tục nghiên cứu, tìm hiểu để hoàn thiện sơ đồ nguyên lý và cố gắng trong thời gian tới có thể đưa ra được một thiết kế cụ thể hơn. Mong các thầy cô giáo và các bạn đóng góp ý kiến và giúp đỡ em tiếp tục hoàn thiện hơn.

DANH MỤC TÀI LIỆU THAM KHẢO

Tiếng Việt

1. Bùi Minh Tiêu: Cơ sở lý thuyết truyền tin. NXB Đại học và trung học chuyên nghiệp, Hà Nội, 1979.

2. Bùi Thiện Minh, Trần Hồng Quân, Cao Phán, Trần Hoàng Lương:

Vi ba số (2 tập). NXB Bưu điện, Hà Nội, 2004.

3. Nguyễn Thuý Vân: Kỹ thuật số. NXB Khoa học và kỹ thuật, Hà Nội, 2004.

Tiếng Anh

1. Benedetto S., Biglieri E., Castellani V.: Digital Transmission Theory. Prentice-Hall, Inc. New Jersey, 1987.

2. Brennan V.P.: Phase-lock loops: Principles and Practice. McGrow- Hill. New York, 1996.

3. Proakis G.J.: Digital Communications. McGraw-Hill. New York, 1989.

4. Rappaport S.T.: Wireless Communications. Prentice Hall. New Jersey, 1996.

5. Steele R.: Mobile Radio Communications. Pentech Press. London, 1992.

Một phần của tài liệu THIẾT KẾ BỘ PLL SỐ CHO ĐỒNG BỘ ĐỒNG HỒ TRONG MÁY THU TÍN HIỆU SỐ (Trang 65 -73 )

×