2.3.2.1 Tuyến tính hoá PLL
Nếu chúng ta xét khi φ rất nhỏ thì ta có sinφ ≈ φ, do đó thì (2.8) trở
thành: φ = θ – KA.φ.F(p).1/p (2.9)
Ta có sơ đồ hình 2.7.
Hình 2.7 Sơ đồ tương đương PLL tuyến tính.
Hàm truyền: H(s)= ) ( . ) ( . s F KA s s F KA S S + = ∧ θ θ (2.10)
PLL là một mạch tuyến tính đặc biệt, hàm truyền của nó không chỉ phụ thuộc vào các phần tử trong mạch mà còn phu thuộc vào cả biên độ tín hiệu tới.
Tính ổn định của PLL: Như chúng ta đã biết nếu nghiệm của đa thức mẫu của hàm truyền nằm bên nửa trái của mặt phẳng phức thì mach tuyến tính luôn ổn định.
• Với PLL bậc một thì H(s)= KA/(s+KA) suy ra PLL bậc một luôn ổ định.
• Với PLL bậc hai: H(s)= KA/(s2 + s + KA), thường thiết kế KA khá lớn vì vậy PLL bậc hai hầu chắc ổn định.
• Với PLL bậc ba, do đa thức mẫu là bậc ba cho nên PLL bậc ba không chắc ổn định, vì vậy người ta ít khi sử dụng PLL bậc ba, trừ vài trường hợp nhưng cần có sự tính toán cẩn thận.
2.3.2.2 PLL phi tuyến:
Khi φ lớn thì (2.8) trở thành phương trình vi phân phi tuyến không giải được.
a. PLL bậc một:
Phương trình (2.8) trở thành:
φ’ = θ’ – KA.sinφ, (2.11)
Ta có: θ(t)= (ωc – ωN)t, với ωN là tần số góc danh định. Như vậy φ’= (ωc – ωN) – KA.sinφ (2.12)
Ta coi φ’ là một hàm của φ và vẽ đồ thị của nó theo φ, ta được đồ thị hình 2.8. Hình 2.8 Đồ thị φ’(φ). KA 0 B C D E F A φ φ’ φ0 ωC - ωN
Giả sử điểm làm việc ban đầu ở B, sai pha là φB. Tại B: φ’
B <0 do đó φ giảm kéo về điểm A khi đó thì φ’
A= 0 hoạt động kéo pha về đồng bộ. Chúng ta có nhận xét sau:
• Tại chế độ tĩnh thì φ0 khác 0, gọi là sai pha tĩnh, nghĩa là không hoàn toàn đồng bộ được.
• Tồn tại các điểm cân bằng bền A, D, F ... và các điểm không bền C, E...
• Dải kéo của PLL bậc một phi tuyến: dải kéo là khoảng giá trị của |ωc – ωN| sao cho PLL vẫn còn kéo vào pha được. Nếu giá trị này lớn hơn KA thì đồ thị sin nằm trên hoặc dưới trục hoành, vì vậy nên φ’ luôn âm hoặc luôn dương, vì vậy PLL không kéo được vào pha.
Để sai pha tĩnh nhỏ thì chúng ta có thể giảm ωc – ωN, nghĩa là yêu cầu bộ dao động rất ổn định. Giải pháp thứ hai là tăng KA, biện pháp này cũng có tác dụng làm tăng dải kéo (vì dải kéo không vượt quá KA).
• Hiện tượng trượt chu kỳ: Giả sử sau khi điều khiển đồng bộ thì φ=φA, và nếu do tác động của tạp âm quá lớn; φ có thể chuyển về bên phải điểm C, sau khi kéo pha sẽ bị kéo về điểm D, như vậy pha có thể bị trượt đi 2jπ với j là ngẫu nhiên, được gọi là hiện tượng trượt chu kỳ. Có nghĩa là sóng mang thu bị trượt đi vài chu kỳ, đây là hiện tượng rất nguy hiểm; bởi vì trong khoảng thời gian kéo trượt chu kỳ không gian tín hiệu thu sẽ bị xoay so với không gian tín hiệu phát một hoặc vài chu kỳ, nghĩa là hệ đường biên quyết định cũng quay theo. Như vậy mọi symbol được giải điều chế trong thời gian này sẽ
bị thu sai hoàn toàn. Để khắc phục chúng ta cần tăng KA và giảm |ωc – ωN|.
b. PLL bậc hai: Khi mà F(p)=1/(1+p) thì ta có phương trình (2.8) trở thành φ= θ – KA.sinφ/(p2+p)
Suy ra: φ’’+φ’= (ωc – ωN) – KA.sinφ, ta không thể vẽ đồ thị như trường hợp PLL bậc một được. Người ta đưa ra phương pháp giải phương trình vi phân phi tuyến theo phương pháp số bằng máy tính, ta có: PLL bậc hai cũng có những điểm cân bằng bền và không bền. Khi thực hiện kéo pha cũng có thể xảy ra hiện tượng trượt chu kỳ như PLL bậc một.
CHƯƠNG 3: THIẾT KẾ PLL SỐ
Ở chương hai chúng ta đã biết đồng bộ đóng vai trò vai trò sống còn trong thông tin số, và đã xem xét lý thuyết toán học của một thiết bị dùng phổ biến là PLL. Trong chương này chúng ta sẽ xem xét đến một lớp PLL đặc biệt là DPLL (Digital PLL), và thực hiện thiết kế một PLL số cho máy thu tín hiệu số.