5. Cấu trúc luận văn
3.4.2. Vòng khóa pha
Trong việc điều khiển bộ nghịch lưu để hòa lưới, một yếu tố rất cần thiết là xác định chính xác góc pha của điện áp trên lưới. Từ đó điều khiển điện áp của bộ nghịch lưu bám theo góc pha của điện áp lưới. Để giải quyết vấn đề này, luận văn sử dụng vòng khóa pha (PLL), là một công cụ có chức năng xác định góc pha của dao động điều hòa. Tín hiệu chuẩn để xác định góc pha là sóng điện áp.
Để thực hiện bộ PLL có hai hướng giải quyết:
- Thực hiện bộ PLL cứng sử dụng các IC PLL chuyên dụng như HEF4046. Tuy nhiên, khi sử dụng IC HEF4046, vấn đề chống nhiễu là rất quan trọng.
- Bộ PLL là một khâu rất phổ biến trong lĩnh vực xử lý tín hiệu số. Có rất nhiều thuật toán, cấu trúc PLL đã thực hiện thành công. Trong khuôn khổ luận văn sẽ sử dụng cấu trúc PLL kinh điển, kết quả thu được khá khả quan với cách thực hiện đơn giản.
Tín hiệu vào khâu PLL là điện áp ba pha từ lưới với đặc điểm: - Là một vectơ hai thành phần
- Biên độdao động xung quanh định mức (mức dao động 5%) - Tần sốcơ bản dao động trong dải 45Hz – 55Hz (tần số thấp)
- Là tổng hợp của nhiều sóng sin có tần số = 1,3,5…lần tần số cơ bản. - Tín hiệu đầu ra khâu PLL là tín hiệu về pha của thành phần thứ tự thuận bậc một của tín hiệu vào.
Hình 3. 12 Cấu trúc PLL kinh điển.
Trong đó:
- u: vector đầu ra - v: vector đầu vào
- Khâu phát hiện sai lệch pha PD (phase detector): thực hiện phép nhân vector để phát hiện sai lệch pha tuyệt đối giữa u và v
- Khâu loop filter điều chỉnh biến thiên pha vector u để bám sát pha vector v
- Khâu VCO là khâu tích phân - ω0: tần số trung tâm
Hoạt động của PLL:
Nhờ biến đổi Clark, điện áp ba pha đầu vào có thể biểu diễn dưới dạng vector: v = V.e jφ1
Vector đầu ra: u = 1.e jφ
2
PD: dφ = Im{v.u*} = V.sin (φ1 - φ2) ≈ K.∆φ
Hệ ổn định khi dφ = dφ* = 0 ⇔φ1 = φ2.
Tính toán thông số bộ PI:
Để xác định thông số bộ PI, ta tiến hành tuyến tính hóa bộ PLL như hình 3.13, từ đó tổng hợp các thông số bộ PI, sau đó tiến hành chỉnh định từ mô phỏng và thực nghiệm.
Hàm truyền kín: ( ) n 2n 2 2 n n 2ξω s ω H s s 2ξω s ω + = + + (3.1) ( ) 2 P i 2 1 P i (s) k s k H s (s) s k s k φ φ + = = + + (3.2) ωn = Ki và ξ =Kp / 2 Ki (3.3)
Hình 3. 13 Sơ đồ PLL tuyến tính hóa.
Yêu cầu đối với bộ điều khiển:
• ξ ≈0.7 đểđạt được đáp ứng quá độ tối ưu nhất (tiêu chuần ITAE)
• Băng thông hẹp (ωn thấp) để tăng cường khả năng chống nhiễu.
Kết quả mô phỏng khâu PLL:
Hình 3. 15 Đáp ứng của khâu PLL.
Từ các kết quả mô phỏng và khảo sát thực nghiệm cho thấy mô hình PLL sử dụng có đáp ứng tốt với sự thay đổi tần số của hệ thống, hoàn toàn có thể sử dụng để xác định chính xác pha và tần số nhằm điều khiển bám tốt các thông số trên lưới.