Nhận xét: Các kết quả mô phỏng cho ta thấy các giá trị cần quan tâm như điện áp trên tụ phía một chiều ,dòng điện ở đầu ra của nghịch lưu , hệ số “ ngắn mạch ” có đáp ứng tương đối tốt phù hợp với mục đích . Do đó các thiết kế thông số và tính toán của mạch điều khiển ở trên là đúng và có thể ứng dụng thêm sau này.
Kết luận: Với các kết quả mô phỏng ở trên , các thông số trong mạch lực ở quá trình quá độ và xác lập đều thỏa mãn được yêu cầu thiết kế đã đặt ra. Kết quả mô phỏng này kiểm chứng lại những lý thuyết nghiên cứu, ưu điểm của bộ biến đổi mở ra triển vọng ứng dụng lớn cho hệ thống điện sức gió có nối lưới sử dụng nghịch lưu nguồn Z.
Chương 5. Xây dựng mô hình thực nghiệm bộ nghịch lưu nguồn Z
Chương 5
XÂY DỰNG MÔ HÌNH THỰC NGHIỆM BỘ NGHỊCH LƯU NGUỒN Z
5.1. Mô hình thực nghiệm cho bộ nghịch lưu nguôn Z làm việc ở chế độ độc lập 5.1.1. Xây dựng mô hình
Mô hình thực nghiệm NLNZ làm việc ở chế độ độc lập có các phần chính như sau:
Phần nguồn cấp cho NLNZ được lấy từ biến áp tự ngẫu MBA1 sau đó qua cầu chỉnh lưu diode 3 pha và tụ điện CDC tạo ra điện áp một chiều có thể điều chỉnh được để cấp cho bộ NLNZ.
Các van IGBT của NLNZ được điều khiển bằng driver sử dụng IC chuyên dụng EXB840. Tín hiệu mở van là +15V, tín hiệu khóa là -5V. Mỗi module EXB840 được cấp nguồn cách ly +20V.
Mạch đo được thiết kế để sử dụng với cảm biến đo dòng LA-55P do hang LEM chế tạo. Mạch đo có thang đo dòng điện lớn nhất là 15A, thang đo điện áp một chiều lớn nhất là 800V, thang đo điện áp dây lớn nhất là 600V. Mạch đo sử dụng IC khuếch đại đo lường chuyên dụng INA128/INA129 của hang Texas Instruments.
Hệ thống điều khiển NLNZ sử dụng vi điều khiển TMS320F2812 thuộc dòng DSP rất mạnh của Texas Instruments đành cho các ứng dụng điện tử công suất và truyền động điện. Đây là vi điều khiển dấu phảy tĩnh, có khả năng xuất hơn 6 kênh PWM độc lập thông qua 2 bộ quản lý sự kiện là EVA và EVB.
Kết quả trong quá trình thực nghiệm được ghi lại bởi Oscilloscope FLUKE 196
Bảng 5.1 Tham số thí nghiệm nghịch lưu nguồn Z làm việc độc lập
Mạch trở kháng nguồn Z L1 = L2 = 1,4 mH ; C1 = C2 = 235 µF
Tải 3 pha R = 64 Ω / pha
Lọc đầu ra nghịch lưu Lf = 0,8mH ; Cf = 40µF
Diode D MUR3060
Chương 5. Xây dựng mô hình thực nghiệm bộ nghịch lưu nguồn Z DRIVER EXB840 TMS320F2812 Mạch đo lường JTAG PWM ADC Emulator XDS 510 +5VDC +15VDC ±15VDC USB PWM S1 - S6 PWM S1 - S6 S1 S4 S3 S6 D C1 C2 L2 L1 S5 S2 LS Nghịch lưu nguồn Z CDC Y:Y MBA1 380V/50Hz iS it Tải Tạo nguồn DC cấp cho
nghịch lưu nguồn Z
uf
Hình 5.1. Cấu trúc hệ thống thí nghiệm nghịch lưu nguồn Z làm việc độc lập
5.1.2. Kết quả thực nghiệm
Kết quả thực nghiệp với các thông số
- Điện áp sơ cấp đặt vào NLNZ là UDC = 120V
- Điện áp trên tụ C1 và C2 được điều khiển tang lên 240V - Điện áp tải đầu ra được giữ ổn định ở 200V
a, Hệ số điều chế cho nhánh van pha a b, Dạng xung mở van cho một nhánh
Chương 5. Xây dựng mô hình thực nghiệm bộ nghịch lưu nguồn Z
c, Điện áp trên tụ (C1 & C2 ) và điện áp sơ cấp đặt vào NLNZ
d, Điện áp đặt vào nhánh van nghịch lưu (trên) và điện áp sơ cấp đặt vào NLNZ
(dưới)
e, Điện áp pha và dòng điện tải pha a
Hình 5.2. Kết quả thực nghiệm nghịch lưu nguồn Z làm việc độc lập
Nhận xét:
Kết quả thực nghiệm hình 5.2a cho thấy dạng sóng điều chế cho mỗi van của mạch nghịch lưu nguồn Z khác biệt hẳn so với mạch nghịch lưu nguồn áp 3 pha thông thường. Hình 5.2b cho thấy sự xuất hiện trạng thái ngắn mạch trên mỗi nhánh van của mạch nghịch lưu. Kết quả này thể hiện tính đúng đắn của khâu điều chế vector không gian xây dựng cho NLNZ.
Điện áp trên tụ (C1 & C2) được tăng lên 240V ( so với điện áp 120V sơ cấp). Vì vậy điện áp đặt lên nhánh van nghịch lưu cũng được tăng cao hơn so với điện áp sơ cấp và có dạng cắt xung do có xuất hiện trạng thái “ ngắn mạch ” trên mỗi nhánh van nghịch lưu như hình 5.2d.
Chương 5. Xây dựng mô hình thực nghiệm bộ nghịch lưu nguồn Z
Điện áp cung cấp cho tải có dạng hình sin như hình 5.2e nhờ bộ lọc LfCf . Do tải là dạng thuần trở nên dòng điện tải có dạng hình sinh, đồng dạng với điện áp tải.
5.2. Mô hình thực nghiệm cho bộ nghịch lưu nguôn Z làm việc ở chế nối lưới 5.2.1. Xây dựng mô hình 5.2.1. Xây dựng mô hình
Mô hình thực nghiệm NLNZ làm việc ở chế độ nối lưới có các phần chính như sau: Phần nguồn cấp cho NLNZ được lấy từ biến áp tự ngẫu MBA1 sau đó qua cầu chỉnh lưu diode 3 pha và tụ điện CDC tạo ra điện áp một chiều có thể điều chỉnh được để cấp cho bộ NLNZ.
Máy biến áp MBA2 ( với tổ đấu dây Y:Y ) được sử đụng dể tạo điện áp phù hợp để nối vào lưới 380V/50Hz.
Tham số mạch lực bộ nghịch lưu nguồn Z nối lưới như sau :
Bảng 5.2 Tham số thí nghiệm nghịch lưu nguồn Z làm việc nối lưới
Mạch trở kháng nguồn Z L1 = L2 = 1,4 mH ; C1 = C2 = 280 µF Lọc đầu ra nghịch lưu LS = 3mH
Diode D MUR3060
Van IGBT FGA25N120
DRIVER EXB840 TMS320F2812 Mạch đo lường JTAG PWM ADC Emulator XDS 510 +5VDC +15VDC ±15VDC USB PWM S1 - S6 PWM S1 - S6 S1 S4 S3 S6 D C1 C2 L2 L1 S5 S2 LS Nghịch lưu nguồn Z CDC Y:Y MBA2 380V/50Hz Y:Y MBA1 380V/50Hz iS en Phía lưới Tạo nguồn DC cấp cho
nghịch lưu nguồn Z
Chương 5. Xây dựng mô hình thực nghiệm bộ nghịch lưu nguồn Z
5.2.2. Kết quả thực nghiệm
Kết quả thực nghiệp với các thông số
- Điện áp sơ cấp đặt vào NLNZ là UDC = 120V
- Điện áp trên tụ C1 và C2 được điều khiển tang lên 240V
- Điều chỉnh máy biến áp tự ngẫu MBA2 hạ điện áp cho lưới 380V/50Hz thành điện áp pha-pha là 140V/50Hz.
- Lượng đặt thành phần dòng điện * 0
sq
i .
a, Góc đồng bộ điện áp lưới quan sát từ quá trình debug sử dụng Code Composer V3.3
b, Điện áp trên tụ (C1 & C2 ) và điện áp sơ cấp đặt vào NLNZ
c, Điện áp đặt vào nhánh van nghịch lưu (trên) và điện áp sơ cấp đặt vào NLNZ
Chương 5. Xây dựng mô hình thực nghiệm bộ nghịch lưu nguồn Z
d, Điện áp trên tụ ( C1 & C2 ) và dòng điện is (thời điểm quá độ)
e, Điện áp pha và dòng điện tải pha a
f, Phân tích phổ sóng hài dòng điện is
Hình 5.4. Kết quả thực nghiệm nghịch lưu nguồn Z làm việc độc lập Nhận xét:
Kết quả thí nghiệm cho thấy sử dụng thuật toán PLL đã xác định được góc tựa điện áp lưới Hình 5.4a. Điện áp trên tụ ( C1 &C2 ) đã được tăng áp (boost lên so với điện áp sơ cấp nhờ mạch vòng điều khiển đã được thiết kê cho phần một chiều NLNZ tại 140V như Hình 5.4b. Vì vây, điện áp đặt lên nhánh van mạch nghịch lưu cũng được tăng cao hơn so với điện áp sơ cấp và có dạng cắt xung, do xuất hiện trạng thái “
Chương 5. Xây dựng mô hình thực nghiệm bộ nghịch lưu nguồn Z
ngắn mạch” trên mỗi nhanh van mạch nghịch lưu Hình 5.4c (giá trị điện áp đỉnh xấp xỉ 400V).
Kết quả thí nghiệm Hình 5.4d cho thấy được quá trình khởi động của NLNZ là đồng thời, đây có thể được xem như một ưu điểm của NLNZ. Đặc tính dòng điện và điện áp trùng pha nhau do đó hệ số công suất của hệ thống này có thể đặt xấp xỉ bằng 1 do thành phần dòng điện *
0
sq
i Hình 5.4e. Công suất tác dụng chuyển vào lưới được điều khiển thông qua dòng điện isd và đặt bằng 4A. Phân tích phổ sóng hài dòng điện ra mạch NLNZ chỉ ra trên Hình 5.4f có độ meo dạng sóng hài tổng THD = 9,45%, điều này có nhiều nguyên nhân như: đầu ra mạch nghịch lưu chỉ sử dụng cuộn cảm lọc LS hoặc tần số phát xung vào mạch nghịch lưu chưa đủ lớn. Điều này có thể khắc phục bằng cách dùng cuộn cảm lọc dạng LCL hoặc tăng cuộn cảm lọc LS hoặc tăng tần số phát xung.
5.3. Kết luận chương 5
Từ các kết quả đạt được trong suốt quá trình xây dựng hệt thống thí nghiệm với hệ thống mạch lực và vi điều khiển TMS320F2812 cho thấy trong cả hai trường hợp khảo sát NLNZ làm việc độc lập ( stand alone ) và nối lưới ( grid connected ), cho thấy điện áp trên tụ (C1&C2) tăng và ổn định theo giá trị đặt ngay cả khi điện áp sơ cấp đặt vào NLNZ không đủ lớn, điều này đảm bảo cho yêu cầu nối lưới và cung cấp điện áp ra tải có biên độ ổn định theo giá trị đặt.
Kết luận
KẾT LUẬN
Trong khuôn khổ luận văn, sau khi tìm hiểu và phân tính vai trò của các thiết bị điện tử công suất trong các hệ nguồn phân tán, đặc biệt là hệ nguồn phát dùng sức gió, phân tích ra những yêu cầu, và tính cấp bách cần có một bộ nguồn phát nhỏ gọn, chất lượng tốt cho các hệ nguồn phát dùng năng lượng tái tạo. Luận văn đã đưa ra được cấu hình nghịch lưu nguồn Z ứng dụng cho nguồn phát dùng năng lượng gió.
Những đóng góp chính của luận văn:
Đưa ra được giải pháp điều chế vector không gian ứng dụng cho bộ nghịch lưu nguồn Z 3 pha.
Mô hình hóa nghịch lưu nguồn Z với nguồn sơ cấp đầu vào là nguồn áp. Thiết kế bộ điều chỉnh ổn định điện áp trên tụ (C1&C2) bằng hằng số. Đối với ứng dụng bộ biến đổi dùng nguồn đầu vào là máy phát đồng bộ nam châm vĩnh cửu, xây dựng được mạch vòng phía xoay chiều để đảm bảo ổn định điện áp xoay chiều trên tải trong chế độ làm việc độc lập và điều khiển được quá trình trao đổi công suất trong chế độ làm việc nối lưới. Mô phỏng hệ thống trên Matlab – Simulink.
Xây dựng mô hình thực nghiệm bộ nghịch lưu nguồn Z trong phòng thí nghiệm. Thuật toán điều khiển được cài đặt trên vi điều khiển TMS320F2812 của Texas Instruments để đánh giá khả năng làm việc độc lập và nối lưới.
Đề xuất các hướng nghiên cứu tiếp theo:
Nghiên cứu tính ổn định của hệ thống điều khiển NLNZ khi tải thay đổi bất thường, mất cân bằng hay khi lưới điện xuất hiện trạng thái không bình thường với NLNZ nối lưới.
Tài liệu tham khảo
TÀI LIỆU THAM KHẢO
[1]Ali Keyhani, Mohammad N.Marwali, Min Dai (2010), Intergration of Green and Renewable energy in electric power systems, John Wiley & Sons, Inc., Hoboken, New Jersey.
[2]BinWu (2006), High – power Converter and ac Drives, The intitute of Electrical and Electronic Engineers. Inc.
[3]Fang Zheng Peng (2003) “Z-source inverter”, IEEE Transactions on Industry
Applications, pp. 504-510, vol.39, no.2, March/April, 2003.
[4]Gokhan Sen (2008),Voltage and Current progammed mode in control of the Z- source Inverter, The graduate Falcuty of the University of Akron, In partial Fulfillment of the requirements for the Degree Master of Science.
[5]Jingbo Liu, Jiangang Hu and longya Xu (2007) , “Dynamic modeling and Analysis of Z Source Converter – Derivation of AC Small Signal model and Design – Oriented Analysis”, IEEE Transactions on power electronics , vol.22 ,No.5 , September 2007.
[6]Trần Trọng Minh (2008), Giáo trình điện tử công suất dung cho các trường cao
đẳng, trung cấp chuyên nghiệp –dạy nghề, Nhà xuất bản giáo dục .
[7]Moritz von Zimmermann, Martin Lechler, Bernhard Piepenbreier (2009), “Z- source drive inverter using modified SVPWM for low Output Voltage and regenerating Operation”, European Conference on Power Electronics and Applications, pp.1-10
[8]Omar Ellabban, Student member IEEE ,Joeri Van Mierlo and Philippe Lataire (2009), “Voltage Mode and Current Control for a 30 kHz High- performance Z- source Inverter”, IEEE Electric power & Energy Conference ,978-1-4244-4509 7,September-seventh- 2009.
[9]Nguyễn Phùng Quang (2006) , Truyền động điện thông minh, Nhà xuất bản khoa học và kỹ thuật Hà Nội.
Tài liệu tham khảo
[10] Remus Teodorescu, Marco Liserre, Pedro Rodríıguez (2011), Grid converters for
photovoltaic and wind power systems, 2011 John Wiley & Sons, Ltd.
[11] Robinson F. de Camargo, Humberto Pinheiro (2005), “Comparison of Six Digital Current Control Techniques for Three-Phase Voltage-Fed PWM Converters Connected to the Utility Grid”, Conference on Power Electronics Specialists,
pp.1422 - 1428.
[12] Ryszard Strzelecki, Grzegorz Benysek (2008), Power electronics in Smart
electrical Energy network, Spinger.
[13] Shuitao Yang, Xinping Ding, Fan Zhang, F.Z.Peng and Zhaoming Qian (2008),
“Unifed Control Technique for Z - Source Inverter”, Conference on Power
Electronics Specialists , pp. 3236 – 3242.
[14] S.Thangaprakash and A.Krishnan, “Modifiled Space Vector pulse Width Modulation for Z-Source Inverters”, International Journal of Recent Trends in
Engineering , Vol2, No6, November 2009.
[15] Tae-Won Chun , Quang-Vinh Tran , Jung-Ryol Ahn , Jih-Sheng Lai (2006), “AC Output Voltage Control with Minimization of Voltage Stress Across Devices in the Z-Source Inverter Using Modified SVPWM”, Conference on Power Electronics Specialists , pp.1-5.
[16] Website http://www.eia.gov , truy nhập cuối cùng ngày 06/6/2012. [17] Website http://www.energinet.dk , truy nhập cuối cùng ngày 06/9/2014. [18] Website http://www.tennet.eu, truy nhập cuối cùng ngày 06/9/2014.
Phụ lục
PHỤ LỤC
P1. Chương trình chính viết cho TMS320F2812 bằng CCS 3.3
/*
=================================================================== ===========
System Name: Z SOURCE INVERTER 3 PHASE File Name: VERSION 4
Description: Su dung ngat UF cua GPT1 de tinh toan Originator: Note: Date: 31/10/2011 =================================================================== ============== */ #include "target.h" #if (DSP_TARGET==F2812) #include "DSP281x_Device.h" #endif #include "IQmathLib.h" #include "pmsm3_1.h" #include "parameter.h" #include "build.h" #include <math.h>
interrupt void MainISR(void); // Prototype for MainISR void EnableStartStop(void);
float32 T = 0.001/ISR_FREQUENCY; // T_pwm float32 F_ref = 50; // Tan so dien ap dieu che float32 F_max = 120;
// following Udc =24 V , Dsh = 0.25 , Uc = 36 float32 Ucref= 200;
Phụ lục float32 abs_Uref=172; // 14; float32 Dshref =0.25; // 0;// float32 Umax = 400; float32 Ucmax=360; _iq Udc = 0;
_iq temp = 0; // Gia tri dien ap mot chieu doc duoc Uint16 IsrTicker = 0; Uint16 BackTicker = 0; int16 DlogCh1 = 0; int16 DlogCh2 = 0; int16 DlogCh3 = 0; int16 DlogCh4 = 0; int16 StartStop = 0;
volatile Uint16 EnableFlag = FALSE; // DLOG_4CH_buff1 RMPCNTL rc1 = RMPCNTL_DEFAULTS;
RAMPGEN rg1 = RAMPGEN_DEFAULTS; SVM_1P svm1 = SVM_1P_DEFAULTS;
PWMGEN_DONGBO pwm1 = PWM_DEFAULTS;
VOLTAGE_MEAS meas1 = VOLTAGE_MEAS_DEFAULTS; PID_DSH pid1 = PID_DSH_DEFAULTS;
RAMP ram1 = RAMP_DEFAULTS; FILTER filter1 = FILTER_DEFAULTS; FILTER filter2 = FILTER_DEFAULTS;
DLOG_4CH dlog = DLOG_4CH_DEFAULTS;
//================================================================== =====================
Phụ lục {
#if (DSP_TARGET==F2812)
InitSysCtrl(); // PLL = 10/2 , tat watchdog timer EALLOW;
SysCtrlRegs.HISPCP.all = 0x0000; // HIS = 1 , bo chia tan cho EV bang 1, tan so EV= tan so CPU
EDIS; DINT;
IER = 0x0000; // xoa cho phep ngat IFR = 0x0000; // xoa co ngat
InitPieCtrl();// xoa cac cho phep ngat va co ngat cua 14 kenh ngat
InitPieVectTable(); // khai bao bang vector ngat va ten cac ham phuc vu ngat EvaRegs.GPTCONA.all = 0; // genaral timer EVA control
EvbRegs.GPTCONB.all = 0; EALLOW;
GpioMuxRegs.GPBDIR.bit.GPIOB6 = 0; // set as input GpioMuxRegs.GPBDIR.bit.GPIOB7 = 0; // set as input EDIS;
while (EnableFlag==FALSE) // ct se dung o day neu chua co co cho phep chay {
BackTicker++; }
EvaRegs.EVAIMRA.bit.T1UFINT = 1; // Enable interrup Timer1 Underflow EvaRegs.EVAIFRA.bit.T1UFINT = 1; // Flag of Timer1 Underflow is set
EALLOW;
PieVectTable.T1UFINT = &MainISR; // Gan ham main phuc vu ngat vao vi tri Timer1 underflow cua bang vector
Phụ lục
PieCtrlRegs.PIEIER2.all = M_INT6;
IER |= M_INT2; // cho phep ngat underflow #endif pwm1.PeriodMax = SYSTEM_FREQUENCY*1000000*T/2; pwm1.init_pwm(&pwm1); dlog.iptr1 = &DlogCh1; dlog.iptr2 = &DlogCh2; dlog.iptr3 = &DlogCh3; dlog.iptr4 = &DlogCh4; dlog.trig_value = 0x1; dlog.size = 0x400; dlog.prescalar = 1; dlog.init(&dlog); rg1.StepAngleMax = _IQ(F_max*T); meas1.init(&meas1); // 0.02874 z^2 - 0.0546 z + 0.02593 // z^2 - 0.1435 z - 0.8565 ********************************** // 0.2194 z^2 - 0.4167 z + 0.1976 z^2 - 0.5965 z - 0.4035 // 0.008054 z^2 - 0.01516 z + 0.00713 // z^2 - 0.4596 z - 0.5404 pid1.c1 = _IQ(0.008054*Ucmax); pid1.c2 = _IQ(-0.01516*Ucmax); pid1.c3 = _IQ(0.00713*Ucmax); pid1.c4 = _IQ(-0.4596); pid1.c5 = _IQ(-0.5404);
EINT; // Enable Global interrupt INTM
ERTM; // Enable Global realtime interrupt DBGM for(;;) BackTicker++;
Phụ lục }
//==================================================================