P o= uccieo (1.8) Từ (1.7) và (1.8) xỏc định hiệu suất cực đại của mạch
2.7. Chức năng cỏc khố
* Khối FM tuner:
Khối FM Tuner sử dụng hộp thu Mitsumi của Nhật Bản nờn chất lượng rất cao và hoạt động liờn tục thời gian dài
Bảng 2.2. Bảng chức năng cỏc chõn của hộp thu
1. NC Bỏ trống
2. NC Bỏ trống
3. +10v Điện ỏp nguồn
4. TUNER Chõn điều chỉnh tần số thu 5. STEREO Hiệu ứng õm thanh nối
6. MUTE IF Ngắt trung tần 7. Lch OUT Âm thanh kờnh trỏi
8. GND Đất
9. Rch OUT Âm thanh kờnh ph ải
10. DO Data OUT
11. CL Xung đồng hồ
12. DI Data input: Dữ liệu vào 13. CE Chip enable: chọn chớp
Bờn trong bộ tuner sử dụng IC LC72131 là IC vũng khoỏ pha để xử lý tần số và IC LA1833 là Ic khuyếch đại cao tần, trộn tần, trung tần và tỏch súng AM, FM của Hóng SANYO sản xuất.
*Khối vi xử lý
+ Khối xử lý sử dụng chip AT89C2051 là chip vi điều khiển CMOS 8 bit điện ỏp thấp, hiệu suất cao cú 2K byte bộ nhớ Flash chỉ đọc, xúa được và lập trỡnh được PEROM (Flash programmable and erasable readonly memory). Linh kiện này được sản xuất bằng cỏch sử dụng cụng nghệ bộ nhớ khụng thay đổi mật độ cao của Atmel và tương thớch với tập tệp của MCS-51 chuẩn cụng nghiệp. Bằng cỏch kết hợp một CPU 8-bit đa năng và linh hoạt với Flash trờn chip đơn tinh thể , Atmel AT89C2051 là chip vi điều khiển mạnh cung cấp giải phỏp linh động cao và mang lại hiệu quả về giỏ thành cho nhiều ứng dụng điều khiển nhỳng (embedded control application).
AT89C2051 cung cấp cỏc đặc tớnh chuẩn sau đõy : bộ nhớ Flash 2K byte, 128 byte RAM , 15 đường I/O, 2 bộ định thời/đếm 16-bit , kiến trỳc ngắt hai mức 5 vector, port nối tiếp hoàn toàn song cụng , mạch so sỏnh tương tự chớnh xỏc, mạch dao động và tạo xung clock trờn chip . Ngoài ra AT89C2051 được thiết kế cú mạch
logic tĩnh cho hoạt động giảm đến tần số 0 Hz và hỗ trợ 2 chế độ tiết kiệm cụng suất lựa chọn được bằng phần mềm.
Chế dộ nghĩ ( idle mode ) sẽ dựng CPU nhưng vẫn cho phộp RAM, cỏc bộ định thời/đếm, port nối tiếp và hệ thống ngắt tiếp tục hoạt động. Chế độ giảm cụng suất duy trỡ nội dung của RAM nhưng làm dừng mạch dao động, khụng cho phộp mọi chức năng khỏc của chip hoạt động cho đến lần reset cứng kế tiếp (nghĩa là ta thiết lập lại trạng thỏi ban đầu [reset] cho chiop bằng mạch điện bờn ngoài).
+ Cấu hỡnh chõn:
Hỡnh 2.9. AT89C2051 RAM ADDR. REGISTER: thanh ghi địa chỉ RAM . RAM: vựng nhớ truy cập ngẫu nhiờn (RAM).
FLASH: vựng nhớ FLASH. B REGISTER:thanh ghi B. ACC: thanh chứa.
STACK POINTER: con trỏ vựng nhớ xếp chồng.
PROGRAM ADDRESS REGISTER: thanh ghi địa chỉ chương trỡnh. TMP1: thanh ghi tạm 1
TMP2: thanh ghi tạm 2 ALU: đơn vị số học/logic. BUFFER: bộ đệm.
PC INCREMENTER: bộ tăng thanh ghi đếm chương trỡnh PC.
INTERRUPT, SERIAL PORT AND TIMER BLOCKS: cỏc khối ngắt, port nối tiếp và định thời.
PROGRAM COUNTER: bộ đếm chương trỡnh PC. PSW: từ trạng thỏi chương trỡnh .
TIMING AND CONTROL: mạch logic điều khiển và định thời. INSTRUCTION REGISTERED: thanh ghi lệnh.
DPTR: con trỏ dữ liệu .
PORT1 LATCH: bộ chốt port 1. PORT3 LATCH: bộ chốt port 3.
ANALOG COMPARTOR: bộ so sỏnh tương tự . OSC: mạch dao động.
PORT 1 DRIVERS: cỏc mạch kớch port 1. PORT 3 DRIVERS: cỏc mạch kớch port 3.
+ Mụ tả cỏc chõn
VCC: Chõn cấp điện ỏp Vcc cho chip GND: Chõn nối đất.
Port 1
Cỏc chõn P1.0 và P1.1 yờu cầu cỏc mạch kộo lờn bờn ngoài . P1.0 và P1.1 cũng cũn được sử dụng làm ngừ vào dương (AIN0) và ngừ vào õm (ÁIN), theo thứ tự, của mạch so sỏnh tương tự chớnh xỏc trờn chip (on –chip precision analog comparator).
Cỏc mạch đệm ngừ ra (output buffer) của port 1 cú thể hỳt dũng 20mA và kớch trực tiếp cỏc bộ hiện thị LED. Khi cỏc logic 1 được ghi đến cỏc chõn của port 1, cỏc chõn này cú thể được sử dụng làm cỏc ngừ vào. Khi cỏc chõn từ P1.2 đến P1.7 được sử dụng làm cỏc ngừ vào và được kộo xuống mức thấp từ bờn ngoài, chỳng sẽ cung cấp dũng (IIL) do cỏc mạch kộo lờn bờn trong.
Port 1 cũng nhận dữ liệu chương trỡnh hay dữ kiệu mó (code data) trong thời gian lập trỡnh và kiểm tra bộ nhớ Flash.
Port 3
Cỏc chõn của port 3 từ P3.0 đến P3.5, P3.7 là chõn I/O hai chiều với cỏc mạch kộo lờn bờn trong. P3.6 được nối dõy cứng làm ngừ vào nối đến ngừ ra của mạch so sỏnh trờn chip và khụng thể truy cập như một chõn I/O cú mục đớch tổng quỏt. Cỏc mạch đệm ngừ ra của port 3 cú thể hỳt dũng 20mA.Khi cỏc logớc được ghi đến cỏc chõn của port 3, cỏc chõn này được kộo lờn mức cao bởi cỏc mạch kộo lờn bờn trong và cú thể được sử dụng làm cỏc ngừ vào. Khi là cỏc ngừ vào, cỏc chõn nào của port 3 được kộo xuống mức thấp bởi mạch bờn ngoài sẽ cung cấp dũng (IIL) do cỏc mạch kộo lờn. Cỏc chõn của port 3 cũn được sử dụng cho cỏc chức năng đặc biệt khỏc của AT89C2051 như được liệt kờ dưới đõy ( bảng 11,1). Port 3 cũng nhận một số tớn hiệu điều khiển để lập trỡnh và kiểm tra bộ nhớ Flash.
RST
Ngừ vào reset (thiết lập lại trạng thỏi ban đầu). Tất cả cỏc chõn I/O được reset đến mức logớc ngay sau khi RST lờn mức cao. Việc duy trỡ chõn RST ở mức cao trong 2 chu kỳ mỏy trong khi mạch dao động đang hoạt động sẽ reset chip.
XTAL 1
Ngừ vào đến mạch khuếch đại dao động đảo và ngừ vào đến mạch tạo xung clock bờn trong.
XTAL 2
Hỡnh 2.10. Cỏc kết nối của mạch dao động
XTAL 1 và XTAL 2 là ngừ vào và ngừ ra, theo thứ tự, của mạch khuếch đại đảo cú thể được cấu hỡnh để trở thành mạch dao động trờn chip như được trỡnh bày ở hỡnh 1.3. Một tinh thể thạch anh hoặc mạch cộng hưởng gốm đều cú thể sử dụng được. Để kớch chip từ nguồnxung clock bờn ngoài, chõn XTAL 2 sẽ khụng kết nối trong khi chõn ATAL 1 được kớch như được trỡnh bày ở hỡnh 1.4. Khụng cú yờu cầu nào về chu kỳ nhiệm vụ (duty cycle) của tớn hiệu xung clock bờn ngoài vỡ ngừ vào đến mạch vỡ ngừ vào đến mạch tạo xung clock bờn trong sẽ đi qua một flipflop làm nhiệm vụ chia 2 tần số, nhưng cỏc đặc tớnh về điện ỏp tối thiểu và tối đa của mức cao và mức thấp phải được xem xột.
Lưu ý: C1,C2=30pF±10pF đối với cỏc thạch anh ; C1,C2=40pF±10pF đối với cỏc bộ cộng hưởng gốm.
Hỡnh 2.11. Cấu hỡnh kớch xung clock bờn ngoài.