a)Giới thiệu
Bộ ADC là một trong những ngoại vi quan trọng của bộ điều khiển nhúng .Nó tạo ra một giao diện quan trọng giữa bộ điều khiển và thế giới thực .Hầu hết các tín hiệu vật lý như nhiệt độ , độ ẩm ,áp suất , tốc độ , gia tốc là những tín hiệu tương tự nằm trong dải từ Vmin đến Vmax ví dụ 0 đến 3v.Mục đích của bộ ADC là chuyển đổi tín hiệu tương tự sang tín hiệu số .Mối quan hệ giữa điện áp đầu vào tương tự và đầu ra số được cho bởi :
(2.1)
VREF+ và VREF- là điện áp tham chiếu được sử dụng để giới hạn dải điện áp tương tự .Bất kỳ điện áp đầu vào nào vượt quá điện áp cho phép thì sẽ tạo ra một số digital bão hòa.Trong trường hợp của C28x là 0 đến 3v .Bộ ADC của c28x là 12bit ( n=12 ) do đó
Hầu hết các tín hiệu ứng dụng đòi hỏi không chỉ l tín hiệu tương tự đầu vào để chuyển đổi thành tín hiệu số ,mạch vòng điều khiển thường yêu cầu nhiều hơn một tín hiệu từ các cảm biến khác nhau do đó C28x được trang bị với 16 chân ADC đầu vào chuyên dụng để đo điện áp tương tự .16 chân tín hiệu này được xử lý tuần tự từng kênh hoặc 2 kênh một lúc . Đặc điểm modul ADC của C28x như sau [6,11]
- Độ phân giải 12 bit
- 16 kênh đầu vào ( 0-3v) .Hai bộ dồn kênh cho phép lấy mẫu hai kênh một lúc
- Chế độ lấy mẫu nối tầng ( cascaded) và Dual Sequencer - 16 thanh ghi lưu trữ kết quả
- Nhiều nguồn kích hoạt chuyển đổi ( kích hoạt bên ngoài ,S/W và bộ quản lý sự kiện )
Bộ ADC của C28x sẽ tự động sắp xếp và lấy mẫu 16 kênh .Có nghĩa là bộ ADC tự động chuyển đổi kênh tiếp theo khi kênh trước đó đã thực hiện xong ,có thể kích hoạt một ngắt khi chuỗi chuyển đổi này được thực hiện xong.
Thời gian chuyển đổi nhanh nhất là 80ns cho mỗi mẫu trong trình tự chuyển đổi bắt đầu từ mẫu thứ 2 và 160ns cho mẫu đầu tiên .
Việc khởi động chuỗi chuyển đổi có thể bắt đầu từ các nguồn sau - Bằng phần mềm : Đặt bit start lên 1
- Bằng tín hiệu ngoài : “ADCSOC”
- Bằng sự kiện ( chu kỳ,so sánh,tràn dưới ) của modul quản lý sự kiện A và B.
b)ADC trong chế độ nối tầng ( cascaded)
Hình 2.15 Modul ADC trong chế độnối tầng
Hình vẽ trên cho thấy sơ đồ khối của bộ ADC ở chế độ tuần tự “ Cascaed mode “ .Một bộ tự động chuyển mạch sẽ thực hiện lấy mẫu tuần tự .trước khi bắt đầu thực hiện chuyển đổi cần phải thiết lập thứ tự chuyển đổi (“MAX_CONV1”) và những line đầu vào chuyển đổi (“CHSELxx”) . Các kết quả được đưa vào các thanh ghi (“RESULTO” đến “RESULT15” ) tương ứng với mỗi kênh .
Chế độ lấy mẫu có thể được thực hiện đồng thời hay tuần tự .Trong trường hợp lấy mẫu đồng thời cả hai s&hs được sử dụng song song .hai line đầu vào cùng với các kênh tương ứng (ví dụ ADCINA3 và ADCINB3 ) được chuyển đổi cùng một lúc bởi CHSCL00.Trong chế độ tuần tự “sequentinal mode” các line đầu vào có thể kết nối với tầng bất kỳ của khối auto sequencer.
Việc kích hoạt một trình tự chuyển đổi có thể sử dụng phần mềm bằng cách thiết lập một bit cụ thể ,hay bằng các sự kiện cụ thể trên phần cứng .Đặc biệt việc kết hợp với bộ định thời làm cho chu kỳ lấy mẫu rất chính xác .Đây là điều kiện rất quan trong trong điều khiển và xử lý tín hiệu số .
Hình 2.16 Modul ADC trong chế độ Dual Sequencer
Chế độ hoạt động thứ 2 của của modul ADC là chế độ Dual Sequencer bộ lấy mẫu tự động được tách thành 2 tầng (“SEQ1” và “SEQ2”).Trong chế độ này sử dụng EVA để kích hoạt cho SEQ1 và EVB cho SEQ2.Kết quả chuyển đổi được lưu trữ trong RESULT0 đến RESULT7 cho SEQ1 và RESULT8 đến RESULT15 cho SEQ2.
Trong trường hợp kích hoạt SEQ1 và SEQ2 cùng một lúc thì sự kiện nào có quyền ưu tiên cao hơn sẽ được xử lý trước .Ở đây SEQ1 có quyền ưu tiên cao hơn ,việc bắt đầu SEQ2 sẽ được thực hiện sau SEQ1.
d)Thời gian chuyển đổi ADC
Hình 2.17 Thiết lập nguồn xung 25MHZ cho modul ADC
Có một số hạn chế đối với các thiết lập về thời gian chuyển đổi ADC .Trước tiên các nguồn xung clock cơ bản của ADC là bắt đầu từ HSPCLK mà không thể dử dụng bất kỳ nguồn xung clock nào khác .Xung clock này có nguồn
Thứ hai là tần số tối đa cho “FCLK” là đầu vào của các bộ phận trong modul ADC hạn chế ở tần số 25MHZ .Để điều chỉnh xung clock này cần khởi tạo các bit “ADCCLKPS” cho phù hợp .Bit “CPS” để lựa chọn một bộ chia 2 .Xung clock “ADCCL1 “ là thời gian cơ sở cho các bọ phận xử lý bên trong khối ADC.
Một hạn chế thứ ba là cửa sổ lấy mẫu được điều khiển bằng các “ACQ_PS” .Nhóm các bit xác định chiều dài cửa sổ được sử dụng giữa các swich dồn kênh và thời gian lấy mẫu điện áp đầu vào .Thời gian này phụ thuộc vào trở kháng của của tín hiệu vào vì vậy nó phụ thuộc vào phần cứng người lập trình không thể chỉ định một khoảng thời gian lấy mẫu tối ưu cho tất cả các ứng dụng.
e)Các thanh ghi điều khiển modul ADC
Ba thanh ghi điều khiển “ADCCTL1 đến 3 “ được sử dụng để thiết lập một trong những điều kiện hoạt động của ADC .Thanh ghi “ADCST” thể hiện trạng thái của ADC .
Hình 2.18 Các thanh ghi modul ADC Thanh ghi ADC Control Register 1
Hình 2.19 Byte cao thanh ghi ADC Control 1
- Bit 14 “ RESET” có thể sử dụng để reset toàn bộ các bộ phận trong modul ADC trở về trạng thái thiết lập .Điều này rất tốt trong thực tế để reset lệnh trươc khi thiết lập ADC.
- Bit 12 và 13 định nghĩa sự tác động qua lại ADC và lệnh emulator
Hình 2.20 Byte thấp thanh ghi ADC Control 1 - 4 bit tiếp theo định nghĩa độ dài cửa sổ lấy mẫu .
- “CPS” được sử dụng để chia tần số đầu vào cho một hoặc cho 2 . - Bit 6 (“CONT_RUN”) định nghĩa quá trình tự động sắp xếp dãy
chuyển từ khi bắt đầu đến khi kết thúc một cách tuần tự ( =0 ) và đợi cho đến khi kích hoạt nếu dãy được bắt đầu lại ( = 1)
- Bit 5 (“SEQ1_OVRD”) Định nghĩa hai tùy chọn khác nhau cho chế độ chạy liên tục .
- 4 bit sau cùng định nghĩa chế độ bộ sắp xếp dãy để 1 tầng (16line) (=1) hay 2 tầng ( 8line cho mỗi tầng ) (=0).
ADC Control Register 2
Hình 2.21 Byte cao thanh ghi ADC Control 2
Nửa trên của thanh ghi ADCTRL2 có tác dụng điều khiển các chế độ hoạt động của dãy 1 .
- Bit 15 “EVB_SOC_SEQ” (bít cờ chỉ đọc ) nếu bộ quản lý sự kiện B kích hoạt chuyển đổi .
- Bit 14 “RST_SEQ1” được sử dụng để reset state machine của SEQ1 về trạng thái ban đầu .Đây là cách để kích hoạt tiếp theo được bắt đầu lại từ CHSELSEQ1 .
- Đặt bit 13 “SOC_SEQ1” lên 1 để kích hoạt chuyển đổi bằng phần mềm .
- Bit 11 và bit 10 định nghĩa các chế độ ngắt của SEQ1 ,có thể yêu cầu ngắt sau mỗi chuyển đổi hay các chuỗi khác nhau.
- Bit 8 “EVA_SOC_SEQ1” là bit đánh dấu cho phép hay không cho phép bộ quản lý sự kiện A kích hoạt chuyển đổi .
Hình 2.22 Byte thấp thanh ghi ADC Control 2
Byte thấp của ADCTRL2 để điều khiển dãy SEQ2 .Bit 7 là cờ chỉ ra sự kiện trên chân “ADCSOC” là nguyên nhân gây ra chuyển đổi ,các bit còn lại giống với nửa trên .
ADC control Register 3
Hình 2.23 Thanh ghi ADC control 3
Hình 2.21 thanh ghi ADC MAXCONV ADC Input Channel Select Sequencing Control Register
Hình 2.24 Thanh ghi ADC Input Channel Select Sequencing Control