- Chỉ dùng NAND cho trên hình 5.60.
Hình 4.37: Cấu trúc một ô nhớ của RAM tĩnh
1 và 2 thả nổi ô nhớ cách ly hoàn toàn với đờng vào ra. Đa thông tin vào lối vào địa chỉ đặt địa chỉ ô nhớ cần ghi. Đa dữ liệu vào lối vào dữ liệu, chuyển các lối vào chọn chip về 0 và vẫn để lối vào CS =0, OE =1, WE =0, lối ra And 1 chuyển lên 1, lối ra AND 2 chuyển về 0 cửa 3 trạng thái
1 thông mạch cửa 3 trạng thái 2 thả nổi làm hở mạch lối ra đờng vào ra trở thành lối vào dữ liệu qua cửa 3 trạng thái 1 đợc nạp vào ô nhớ. Muốn đọc dữ liệu từ ô nhớ ta cũng làm theo trình tự nh thao tác ghi nhng bớc cuối ta đặt CS =0, OE =0, 1 =
WE , lối ra cửa AND 1 chuyển về 0, lối ra cửa AND 2 chuyển lên 1 cửa 3
trạng thái 1 thả nổi làm hở mạch lối vào cửa 3 trạng thái 2 thông mạch dữ liệu đợc đa ra qua cửa ba trạng thái 2.
b. Các bộ nhớ RAM động CELL Ô nhớ DECODE Giải mã địa chỉ A0 . An Vào Ra 2 1 OE CS WE I/O DATA
Hình 4.37: Cấu trúc một ô nhớ của RAM tĩnh2 2
Nguyên tắc nhớ của các ô nhớ động là thông tin đợc lu trữ điện tích của một tụ điện C, nếu tụ C đợc nạp điện ta có thông tin bằng 1, còn tụ không đợc nạp điện ta có thông tin bằng 0. Vì điện tích trong tụ điện sẽ giảm dần
theo thời gian do trở dò của mạch điện nên để duy trì đợc thông tin, sau một thời gian nhất định (2ms) ngời ta phải nạp lại thông tin tích điện lại cho tụ. Quá trình này gọi là làm tơi bộ nhớ (refresh). Để làm tơi bộ nhớ ngời ta phải đọc thông tin trong bộ nhớ ra đem nạp vào bộ nhớ đệm rồi từ bộ nhớ đệm lại tiến hành các thao tác ghi lại thông tin vào bộ nhớ RAM động.
Trên hình 4.38 trình bày cấu tạo một ô nhớ của RAM động dùng MOSFET.
Mạch có 3 MOSFET, T1, T3 hoạt động nh các khoá điện tử, các khoá này đợc điều khiển bằng các xung lệnh truyền qua đờng điều khiển đọc, đờng điều khiển ghi. T2 cùng T3 tạo thành một mạch đảo. Cực cửa của T2 tạo thành một tụ điện C. Dữ liệu nạp vào ô nhớ đợc lu trữ dới dạng điện tích nạp ở tụ điện này.
Nh ta thấy trên hình 4.38 ô nhớ có 4 đờng:
- Đờng điều khiển đọc và điều khiển ghi thuộc về một từ (word)
- Đờng “ghi” để ghi dữ liệu vào, đờng “đọc” để lấy dữ liệu ra.
Thao tác ghi dữ liệu vào RAM: Giả sử T1, T2, T3 đều là các tranzito MOS kênh P.
- Cho xung âm vào đờng “điều khiển ghi”, T1 dẫn. Nếu đờng “ghi” ở 0V tụ C không tích điện: ghi bit “0”.
- Nếu đờng “ghi” ở (-U), tụ C có điện tích: ghi bit “1”. Thao tác đọc:
- Cho xung âm vào đờng “điều khiển đọc”.
- Nếu tụ C không có điện tích (bit “0”) thì T2 cấm làm T3 cũng cấm, đờng “đọc” không có dòng điện ra: đọc “0”.
- Nếu tụ C có điện tích (bit “1”) thì T2 dẫn làm T3 cũng dẫn đờng “đọc” có xung dòng điện” đọc “1”. Đ ườ ng g hi Đ ườ ng đ ọc Điều khiển đọc
Điều khiển ghi T1
T2 T3 T3
C
Hình 4.38 :Cấu tạo một ô nhớ của RAM động
Vì mạch luôn mất dần điện tích trên tụ điện C (do hiện tợng dò) nên dữ liệu không lu trữ đợc vĩnh viễn. Do đó mạch cần đợc “viết” lại liên tục, chu kỳ làm tơi bộ nhớ cỡ 2ms, chính vì vậy tốc độ của RAM động chậm hơn so với RAM tĩnh.