2.1. Mã BCH (Bose, Chaudhuri and Hocquenghem)
2.1.1. Định nghĩa
Mã BCH là một loại mã sửa lỗi vịng ngẫu nhiên quan trọng. Mã Hamming chỉ là trường hợp riêng của mã BCH (mã Hamming sửa được một lỗi, mã BCH sửa được nhiều lỗi).
2.1.2. Biểu diễn mã
Với các số nguyên dương m (m >3) và t (t < 2m-1), tồn tại một mã BCH nhị phân cĩ các tham số sau:
• Độ dài khối bộ mã: n=2m-1
• Số bit kiểm tra: n-k ≤ mt
• Khoảng cách nhỏ nhất: dmin≥ 2t+1
2.2. Mã FEC (Forward Error Correction): mã sửa lỗi trước 2.2.1. Sơ đồ giải mã 2.2.1. Sơ đồ giải mã
Hình 2.12. Sơ đồ giải mã cho các mã FEC
2.2.2. Biểu diễn mã
Mã FEC cĩ
• Số bit dữ liệu: m
Ví dụ: nếu cĩ 4 bit dữ liệu (m=4), chúng ta cĩ 5 trường hợp khác nhau để xét là: • Khơng bị lỗi • Lỗi ở bit 1 • Lỗi ở bit 2 • Lỗi ở bit 3 • Lỗi ở bit 4
Như vậy, ta cần n=3 để xử lý cho 5 trường hợp đĩ.
2.3. Mã phép nhân chập (Convolutional Code) 2.3.1. Biểu diễn mã 2.3.1. Biểu diễn mã
Mã này phát những bit dư liên tục Kiểm tra và sửa lỗi liên tục Mã cĩ dạng (n, k, K) trong đĩ
• Cĩ k bit đầu vào tại một thời điểm
• Cĩ n bit đầu ra cho mỗi k bit đầu vào
• K : hệ số yêu cầu
n bit đầu ra phụ thuộc vào k bit đầu vào hiện tại và K-1 bit ở k bit trước đĩ.
2.3.2. Sơ đồ mã hĩa của mã phép nhân chập với (n, k, K) = (2, 1, 3)
Bit đầu vào vn1 =un−2 ⊕un−1⊕un Bit đầu ra
vn2 =un−2 ⊕un
un un-1 un-2
Hình 2.13. Sơ đồ mã hĩa của mã phép nhân chập với (n, k, K) = (2, 1, 3)
2.4. Mã Viterbi
2.4.1. Thuật tốn Viterbi
Mục đích: giải mã bản tin với số bit lỗi là nhỏ nhất Bộ giải mã nhận n bit từ b trạng thái
Bước i+1: Với mỗi trạng thái S tại thời điểm i+1, tìm tất cả đường dẫn đến trạng thái S, chọn đường dẫn ngắn nhất.
Bước b: kết thúc chọn khoảng cách nhỏ nhất duy nhất theo sơ đồ trellis để sửa bit lỗi theo khoảng cách đĩ. Nếu khoảng cách nhỏ nhất khơng duy nhất thì khơng thể sửa lỗi được.
2.4.2. Sơ đồ Trellis
Trạng thái J BM trạng thái 2J BM (Branch Metric):nhánh -BM S: số trạng thái
0< J < S/2 -1 -BM
trạng thái J+S/2 BM trạng thái 2J+1 Hình 2.14. Sơ đồ Trellis
2.5. Hiệu quả khi hệ thống cĩ phát hiện và sửa lỗi (Error Detection and Correction : EDC) Correction : EDC)
Hình 2.15. Mối liên hệ giữa SNR và BER khi cĩ và khơnng cĩ EDC Ta thấy
• Hệ thống khơng cĩ EDC cĩ BER cao hơn
• Để tăng SNR số bit lỗi phải giảm, EDC cĩ thể làm tăng hiệu suất và làm giảm BER.