-Kênh vật lý riêng đường lên
Kênh vật lý đường lên gồm một hay nhiều kênh số liệu vật lý riêng (DPDCH) và một kênh điều khiển vật lý (DPCCH).
Kênh điều khiển vật lý (DPCCH)
Kênh điều khiển vật lý đường lên được sử dụng để mang thông tin điều khiển lớp vật lý. Thông tin này gồm : các bit hoa tiêu để hỗ trợ đánh giá kênh cho tách sóng nhất quán, các lệnh điều khiển công suất (TCP : Transmit
Control Power), thông tin hồi tiếp (FBI : Feedback Information) và một chỉ thị kết hợp khuôn dạng truyền tải (TFCI).
45
Hoa tiêu TFCI FBI TCP Npilot bit NTFCI bit NFBI bit NTPC bit Số liệu Ndata bit
Tkhe = 2560 chip, 10.2k bit (k = 0…6)
Khe #0 Khe #1 Khe #i Khe #14
Một khung vô tuyến : T = 10ms DPDCH
Thông số k xác định số bit trên khe của DPDCH/DPCCH đường lên. Mỗi khung có độ dài 10ms được chia thành 15 khe, mỗi khe dài Tslot = 2560 chip ứng với 666μs, tương ứng với một chu kỳ điều khiển công suất. Như vậy độ rộng khe gần bằng với độ rộng khe ở GSM (577μs). Các bit FBI được sử dụng khi sử dụng phân tập phát vòng kín ở đường xuống. Có tất cả 6 cấu trúc khe cho DPCCH đường lên. Có các tuỳ chọn sau : 0, 1 hay hai bit cho FBI và có hoặc không các bit TFCI. Các bit hoa tiêu và TPC luôn luôn có mặt và số bit của chúng được thay đổi để luôn sử dụng hết khe DPCCH.
Cấu trúc các trường của DPCCH :
Khuôn dạng tại #i Tốc độ bit kênh (kbit/s) Tốc độ ký hiệu kênh SF Số bit /khung Số bit /khe
Npilot NTPC NTFCI NFBI Số khe được phát trên khung vô tuyến 0 15 15 256 150 10 6 2 2 0 15 0A 15 15 256 150 10 5 2 3 0 10 – 14 0B 15 15 256 150 10 4 2 4 0 8 – 9 1 15 15 256 150 10 8 2 0 0 8 – 16 2 15 15 256 150 10 5 2 2 1 15 2A 15 15 256 150 10 4 2 3 1 10 – 14 2B 15 15 256 150 10 3 2 4 1 8 – 9 3 15 15 256 150 10 7 2 0 1 8 – 15 4 15 15 256 150 10 6 2 0 2 8 – 15 5 15 15 256 150 10 5 1 2 2 15 5A 15 15 256 150 10 4 1 3 2 10 – 14 46
5B 15 15 256 150 10 3 1 4 2 8 – 9
Kênh số liệu vật lý riêng DPDCH
Kênh truyền số liệu cho người sử dụng, tốc độ số liệu của DPDCH có thể thay đổi theo khung. Thông thường đối với các dịch vụ số liệu thay đổi, tốc độ số liệu của kênh DPDCH được thông báo trên kênh DPCCH. DPCCH được phát liên tục và thông tin về tốc độ trường được phát bằng với chỉ thị kết hợp khuôn dạng truyền tải (TFCI), là thông tin DPCCH về tốc độ số liệu ở khung DPDCH hiện hành. Nếu giải mã TCFI không đúng thì toàn bộ khung số liệu bị mất. Tuy nhiên độ tin cậy của TCFI cao hơn số liệu nên ít khi xảy ra mất TCFI.
Cấu trúc các trường của DPDCH như sau :
Khuôn dạng tại #i Tốc độ bit kênh (kbit/s) Tốc độ ký hiệu kênh SF Số bit /khung Số bit /khe Ndata 0 15 15 256 150 10 10 1 30 30 128 300 20 20 2 60 60 64 600 40 40 3 120 120 32 1200 80 80 4 240 240 16 2400 160 160 5 480 480 8 4800 320 320 6 960 960 4 9600 640 640
-Kênh vật lý chung đường lên Kênh truy cập ngẫu nhiên PRACH
Kênh truy cập ngẫu nhiên vật lý (PRACH) được sử dụng để mang RACH.
- Phát RACH : Phát truy nhập ngẫu nhiên dựa vào phương pháp ALOHA theo phân khe với chỉ thị bắt nhanh. Cứ hai khung thì có 15 khe truy nhập và khoảng cách giữa chúng là là 5120 chip. Các lớp cao cung cấp thông tin về khe truy nhập sử dụng ở hiện thời
48 Kênh truy nhập #0
#0 #1 #2 #3 #4 #5 #6 #7 #8 #9 #10 #11 #12 #13 #14 #0 #0
Khung vô tuyến 10ms Khung vô tuyến 10ms
5120 chip
Phát truy cập ngẫu nhiên Kênh truy nhập #1
Kênh truy nhập #7 Kênh truy nhập #8 Kênh truy nhập #14
Hình 2.18. Số thứ tự các khe truy nhập RACH và khoảng cách giữa chúng Phát truy cập ngẫu nhiên
Phát truy cập ngẫu nhiên Phát truy cập ngẫu nhiên
Phần tiền tố của RACH : Phần tiền tố của cụm truy nhập ngẫu nhiên gồm 256 lần lặp một chữ ký.
Phần bản tin của RACH : Khung vô tuyến phần bản tin 10ms được chia thành 15 khe, mỗi khe dài Tslot = 2560 chip. Mỗi khe gồm hai phần : phần số liệu mang thông tin lớp 2 và phần điều khiển mang thông tin lớp 1. Cả hai phần được phát đồng thời. Phần số liệu gồm 10.2k bit với k = 0, 1, 2, 3. Phần điều khiển gồm 8 bit hoa tiêu để hỗ trợ sự đánh giá cho tách sóng nhất quán và hai bit TFCI . Tổng số bit TFCI trong bản tin truy nhập ngẫu nhiên là 30. Giá trị của TFCI tương ứng với một khuôn dạng truyền tải nhất định của bản tin truy nhập hiện thời
Tiền tố Tiền tố Tiền tố
Tiền tố Tiền tố
Phần bản tin
Phần bản tin
4096 chip
4096 chip
10ms (Một khung vô tuyến)
20ms (Hai khung vô tuyến)
Hình 2.19. Cấu trúc phát truy nhập ngẫu nhiên Tiền tố
Số liệu Ndata bit
Khe #0 Khe #1 Khe #i Khe #14
Khung vô tuyến phần bản tin TRACH = 10 Hoa tiêu Npilot bit
Tslot = 2560 chip, 10.2k bit (k=0..3) Số liệu
Điều khiển
Các trường số liệu của phần bản tin RACH : Khuôn dạng khe #i Tốc độ bit kênh (kbit/s) Tốc độ ký hiệu kênh (kbit/s)
SF Số bit/ khung Số bit/ khe Ndata
0 15 15 256 150 10 10
1 30 30 128 300 20 20
2 60 60 64 600 40 40
3 120 120 32 1200 80 80
Trường điều khiển phần bản tin RACH
Khuôn dạng khe #i Tốc độ bit kênh (kbit/s) Tốc độ ký hiệu kênh (kbit/s) SF Số bit/ khung Số bit/ khe Npilot NTFCI 0 15 15 256 150 10 8 2
• Kênh gói chung PCPCH
Kênh gói chung vật lý được sử dụng để mang CPCH. PCPCH thực chất là sự mở rộng của RACH. Sự khác nhau cơ bản so với RACH là kênh này có thể dành trước nhiều khung và có sử dụng điều khiển công suất.
- Phát CPCH : Phát CPCH dựa trên nguyên tắc DSMA – CD (DSMA – Collision Detection) với chỉ thị bắt nhanh. Phát truy nhập ngẫu nhiên CPCH gồm một hay nhiều tiền tố truy nhập (AP : Access Preamble) dài 4096 chip, một tiền tố phát hiện tranh chấp (CDP : Collisiion Detection Preamble) dài 4096 chip, một tiền tố điều khiển công suất (PCP : Power Control Preamble) dài từ 0 đến 8 khe và một bản tin có độ dài khả biến Nx10ms.
50
Phần bản tin
0 hay 8 khe N.10ms Tiền tố truy nhập
Tiền tố phân giải va chạm
DPCCH DPDCH
- Phần tiền tố truy nhập CPCH : Phần tiền tố truy nhập ngẫu nhiên CPCH tương tự như của RACH. Số chuỗi được sử dụng ở đây có thể nhỏ hơn số chuỗi được sử dụng ở tiền tố RACH.
- Phần tiền tố phát hiện tranh chấp : Phần này giống như phần tiền tố RACH.
- Phần tiền tố điều khiển công suất : Là các tiền tố điều khiển công suất có độ dài lấy giá trị từ 0 đến 8 khe được thiết lập bởi các bit cao.
- Phần bản tin CPCH : Gồm các khung bản tin 10ms, số khung bản tin này do lớp cao hơn quy định. Mỗi khung 10ms được chia ra 15 khe dài 2560 chip, mỗi khe gồm hai phần : phần số liệu mang thông tin các lớp cao và phần điều khiển mang thông tin các lớp thấp. Phần số liệu và phần điều khiển được phát đồng thời.
-Kênh vật lý riêng đường xuống (DPCH)
Kênh riêng đường xuống được tạo bởi lớp hai và các lớp trên. Một khung kênh riêng đường xuống dài 10ms được chia ra làm 15 khe, mỗi khe dài 2560 chip tương ứng với một chu kỳ điều khiển công suất. Cấu trúc khung của kênh riêng đường xuống được thể hiện ở hình sau :
Khe #0 Khe #1 Khe #i Khe #14
Số liệu 1 TPC TFCI Số liệu 2 Hoa tiêu
Ndata bit NTPC bit NTFCI bit Ndata2 bit Npilot bit DPDCH DPCCH DPDCH DPCCH
Tslot = 2560 chip, 10.2k bit (k = 0..7)
-Kênh vật lý chung đường xuống
• Kênh hoa tiêu chung (CPICH)
Kênh hoa tiêu chung là kênh vật lý đường xuống có tốc độ cố định để mang chuỗi bit/ký hiệu đã được định nghĩa trước
Có hai kiểu kênh hoa tiêu chung là kênh hoa tiêu chung sơ cấp và kênh hoa tiêu chung thứ cấp, phân biệt về lĩnh vực sử dụng và các hạn chế đối với tính năng vật lý của chúng.
- Kênh hoa tiêu chung sơ cấp : Được ngẫu nhiên hóa bởi mã ngẫu nhiên sơ cấp và luôn được sử dụng cùng một mã định kênh. Mỗi ô có một kênh và chúng được phát quảng bá trên toàn bộ ô.
52
Khe #0 Khe #1 Khe #i Khe #14
Chuỗi ký hiệu đã được định nghĩa trước
T
slot = 2560 chip, 20 bit = 10 ký hiệu
- Kênh hoa tiêu chung thứ cấp : Mã ngẫu nhiên hóa có thể là sơ cấp hoặc thứ cấp và sử dụng mã định kênh tuỳ ý. Một ô có thể không có hoặc có nhiều kênh. Chúng chỉ được phát trong một phần ô.
Kênh vật lý điều khiển chung sơ cấp (P-CCPCH)
Là kênh vật lý đường xuống có tốc độ cố định (30 kbit/s) đưọc sử dụng để mang BCH
Kênh vật lý điều khiển chung thứ cấp (S-CCPCH)
Kênh vật lý điều khiển chung thứ cấp sử dụng để mang thông tin FACH và PCH. Có hai kiểu kênh S-CCPCH là kiểu có mang TFCI và kiểu không mang TFCI
53
Khe #0 Khe #1 Khe #i Khe #14
Số liệu 18 bit
Tslot = 2560 chip, 20 bit
Hình 2.24. Cấu trúc khung của kênh vật lý điều khiển chung sơ cấp Một khung vô tuyến Tf = 10ms
Tx tắt
Khe #0 Khe #1 Khe #i Khe #14
Số liệu Ndata bit
Tslot = 2560 chip, 20.2k bit (k = 0..6)
Một khung vô tuyến Tf = 10ms
Kênh đồng bộ (SCH)
Kênh đồng bộ là kênh mang tín hiệu tìm ô ở đường xuống. SCH gồm hai kênh con là SCH sơ cấp và SCH thứ cấp. Các khung 10ms của SCH sơ cấp và thứ cấp được chia thành 15 khe, mỗi khe dài 2560 chip.
54 acp ac s 1.0 acp ac s 1.1 acp ac s 1.14 SCH sơ cấp SCH thứ cấp 256 chip 2560 chip
Một khung vô tuyến SCH 10ms
Khe #0 Khe #1 Khe #14
. . . .
Hình 2.26. Cấu trúc khung kênh đồng bộ acp : Mã đồng bộ sơ cấp (Primary Synchrization Code) acsi,k : Mã đồng bộ thứ cấp (Secondary Synchrization Code)
SCH sơ cấp gồm một mã đồng bộ sơ cấp PSC (Primary Synchronization) được điều chế 256 chip, mã đồng bộ sơ cấp như nhau trong mọi ô hệ thống. SCH thứ cấp gồm 15 chuỗi mã được điều chế có độ dài 256 chip. Các mã đồng bộ thứ cấp (Secondary Synchrization Code) phát đồng thời với SCH sơ cấp. Mỗi SSC được chọn từ tập của 16 mã dài 256. Chuỗi này ở SCH thứ cấp chỉ thị mã ngẫu nhiên đường xuống của ô thuộc nhóm mã nào.
Kênh vật lý dùng chung đường xuống (PDSCH)
Kênh vật lý dùng chung đường xuống (PDSCH) được sử dụng để mang kênh dùng chung đường xuống. PDSCH luôn được dùng chung với nhiều kênh khác trên cơ sở ghép kênh theo mã.
Kênh chỉ thị bắt (AICH)
Kênh chỉ thị bắt được sử dụng để mang thông tin chỉ thị bắt. Chỉ thị bắt AIs tương ứng với một chữ ký s trên kênh PRACH hoặc PCPCH. AICH gồm
Khe #0 Khe #1 Khe #i Khe #14
Số liệu Ndata bit
Tslot = 2560 chip, 20.2k bit (k=0..6)
Hình 2.27. Cấu trúc khung của PDSCH Một khung vô tuyến Tf = 10ms
một chuỗi lặp của 15 khe truy nhập liên tiếp (AS = Access Slot), mỗi khe dài 40 bit. Mỗi khe gồm hai phần : phần chỉ thị bắt (AI) gồm 32 giá trị thực a0,a1,..,a31 và một phần không sử dụng gồm 8 giá trị thực a32,a33,..a39
Kênh chỉ thị tìm gọi (PICH)
Kênh chỉ thị tìm gọi là kênh vật lý có tốc độ cố định được sử dụng để mang các chỉ thị tìm gọi (PI). Một khung PICH dài 10ms chứa 300 bit, trong đó 288 bit được sử dụng để mang thông tin, 12 bit còn lại không được định nghĩa