4.2.1. Mơ tả
Chip EM4095 (trước đây cĩ tên gọi là P4095) là một bộ thu phát cơng nghệ mạch tích hợp CMOS với mục đích sử dụng trong một trạm RFID cơ sở để thực hiện các chức năng sau:
Điều khiển anten với tần số của sĩng mang
Thực hiện điều chế AM để cĩ thể ghi lên transponder
Thực hiện giải điều chế AM của tín hiệu điều chế anten được tạo ra bởi các bộ phát đáp (transponder).
GVHD: Lưu Văn Đại 38 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
Cĩ tích hợp hệ thống PLL để tự điều chỉnh được tần số sĩng mang tới tần số dao động anten.
Khơng cần tới thạch anh dao động bên ngồi chỉ yêu cầu phạm vi tần số sĩng mang từ 100 to 150 kHz.
Điều khiển trực tiếp anten sử dụng các bridge driver
Truyền dữ liệu bằng OOK (điều chế biên độ 100%) sử dụng các cầu điều khiển Truyền dữ liệu bằng cách điều chế biên độ với hệ số điều chỉnh điều chế cĩ thể thay đổi được từ bên ngồi bằng cách dùng single ended driver
Hỗ trợ nhiều giao thức transponder thích hợp (Ví dụ: EM400X, EM4050,EM4150, EM4070, EM4170,EM4069….)
Cĩ chế độ “ngủ” tại mức 1μA
Thích hợp với phạm vi nguồn năng lượng USB nên dễ dàng hơn trong thiếtkế Reader sử dụng luơn nguồn năng lượng từ đường USB của máy tính.
Chịu được phạm vi nhiệt độ từ 40 tới 85°C Cĩ kiểu đĩng gĩi nhỏ gọn.
4.2.2. EM 4095
Chip EM4095 thường được sử dụng kèm theo với một khối mạch anten và một vi điều khiển như PIC,8051,...Ngồi ra cũng cĩ thể yêu cầu phải cĩ thêm các thành phần bên ngồi , như thành phần lọc RF, cảm ứng dịng điện,...
Chương 4: Khảo sát linh kiện
GVHD: Lưu Văn Đại 39 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
Hình 4.3 Nguyên lý truyền và nhận tín hiệu giữa reader và tag Dưới đây là sơ đồ kí hiệu các chân đĩng gĩi và mơ tả các chức năng tương ứng của chúng:
Bảng 4.1 Chức năng của các chân trên chip EM4095
Pin Tên Mơ tả chức năng Kiểu
1 Vss Điện áp đất GND
2 RDY/CLK Cờ trạng thái sẵn sàng và đầu ra xung,
điều khiển điều chế AM
O
3 ANT1 Điều khiển anten(nối với anten) O
4 Dvdd Cực dương nguồn năng lượng dùng để
điều khiển anten
PWR
5 Dvss Cực âm nguồn năng lượng dùng để
điều khiển anten (adsbygoogle = window.adsbygoogle || []).push({});
GND
6 ANT2 Điều khiển anten(nối với anten) O
7 VDD Cực dương nguồn năng lượng nuơi chip PWR
GVHD: Lưu Văn Đại 40 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
9 CDEC_OUT ANA
10 CDEC_IN ANA
11 AGND ANA
12 MOD IPD
13 DEMOD_OUT Tín hiệu số mà được biểu diễn dưới
dạng tín hiệu điều chế AM trên anten
O
14 SHD Một điện áp mức cao sẽ đưa mạch
vào trạng thái ngủ IPU 15 FCAP ANA 16 DC2 ANA Ghi chú: GND: nối đất PWR: nguồn cung cấp ANA: tín hiệu tương tự O: đầu ra
Cịn dưới đây là sơ đồ các khối bên trong của chip EM4095:
Chương 4: Khảo sát linh kiện
GVHD: Lưu Văn Đại 41 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
4.2.3. Mơ tả chức năng chung
Hoạt động của thiết bị được điều khiển bởi ngõ vào SHD và MOD. Khi SHD lên mức cao EM4095 ở chế độ sleep, sự tiêu thụ dịng là ít nhất. Ở chế độ cấp nguồn ngõ vào SHD phải ở mức cao để cho phép khởi tạo đúng. Khi SHD ở mức thấp mạch điện được cho phép phát ra sĩng RF, nĩ bắt đầu giải điều chế bất kì tín hiệu amplitude modulation (AM) nào thấy được trên anten. Tín hiệu số đến từ khối giải điều chế AM được đưa ra chân DEMOD_OUT để vi điều khiển cĩ thể giải mã và xử lý.
Mức cao trên chân MOD điều khiển ba trạng thái của driver anten chính đồng bộ với sĩng mang RF. Trong khi MOD ở mức cao thì VCO và chuỗi giải điều chếAM được giữ ở trạng thái trước khi chân MOD lên mức cao. Điều này bảo đảm cĩ được sự phục hồi nhanh sau khi chân MOD được giải phĩng. Sự chuyển mạch ON của VCO và giải điều chế AM được trì hỗn bởi khối 41 RF sau khi cĩ cạnh xuống trên chân MOD. Trong trường hợp này VCO và giải điều chế AM hoạt động mà khơng cĩ sự nhiễu loạn bởi sự cộng hưởng của mạch anten.
Khối anolog :
Mạch cho phép 2 chức năng cơ bản của khối RFID: truyền và nhận dữ liệu. Khâu truyền bao gồm anten driving và điều chế AM của sĩng RF. Bộ điều khiểnantenna drivers đưa dịng điện ra anten ở bên ngồi để phát ra trường điện từ. Khâu nhận bao gồm khối giải điều chế AM tín hiệu điều chế của transponder (tag, thẻ) cảm nhận từ anten. Điều này đạt được bằng cách cảm nhận sự hấp thụ tín hiệu điều chế từ transponder (tag, thẻ).
Khâu truyền:
Dựa vào sơ đồ khối, khâu truyền hoạt động dựa vào khối vịng khĩa pha Phase Locked Loop (PLL) và bộ điều khiển antenna drivers. Bộ điều khiển DriversBộ điều khiển antenna drivers cung cấp bộ đọc trạm gốc reader basestation antenna với năng lượng thích hợp. Chúng cấp dịng tại tần số cộng hưởng 125 kHz. Dịng được cấp bởi bộ điều khiển drivers phụ thuộc vào Q của mạch cộng hưởng bên
GVHD: Lưu Văn Đại 42 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
ngồi. Dịng này cĩ giá trị khơng nên vượt quá giá trị đỉnh lớn nhất là 250 mA (cĩ thể xem thêm phần cấu hình hoạt động đặc trưng của dịng điện cho anten). Cĩ một nhân tố giới hạn khác cho dịng của anten là đối lưu nhiệt của vỏ linh kiện. Giá trị dịng đỉnh cực đại cĩ thể được thiết kế trong trường hợp này là nhiệt độ mối nối bên trong khơng vượt quá giá trị nhiệt độ mối nối lớn nhất ở điều kiện nhiệt độ mơi trường xung quanh lớn nhất. 100% sự điều chế được thực hiện khi bộ điều khiển chuyển sang trạng thái OFF. Bộ điều khiển ANT được bảo vệ để chống lại việc ngắn mạch DC của anten tới nguồn cung cấp. Khi cĩ sự cố ngắn mạch thì chân RDY/CLK được kéo xuống mức thấp trong khi đĩ bộ điều khiển chính main driver được điều khiển ở 3 trạng thái. Mạch điện cĩ thể được khởi động lại bằng việc kích chân SHD.
PLL (Phase locked loop) : PLL bao gồm bộ lọc vịng lặp, VCO, và các khối so
sánh pha. Bằng cách sử dụng một bộ chia điện dung ở bên ngồi, chân DEMOD_IN của chip sẽ lấy được thơng tin về tín hiệu điện áp cao trên anten trong thực tế. Pha của các tín hiệu này được so sánh với tín hiệu điều khiển bởi các trình điều khiển của anten. Do đĩ PLL cĩ thể chặn các tần số sĩng mang để khơng cho nĩ làm ảnh hưởng đến tần số cộng hưởng của anten. Phụ thuộc vào kiểu anten mà tấn số cộng hưởng của hệ thống cĩ thể là bất cứ giá trị nào trong phạm vi từ 100 kHz tới 150 kHz. Bất cứ khi nào tần số cộng hưởng ở trong phạm vi này thì nĩ sẽ được duy trì bởi PLL.
Khối tiếp nhận: Sự giải điều chế tín hiệu đầu vào cho khối tiếp nhận được thực
hiện bởi cảm biến điện áp ở trên anten. Ngồi ra chân DEMOD_IN cũng được sử dụng như là một đầu vào của khối tiếp nhận. Chú ý rằng mức độ tín hiệu trên đầu vào DEMOD_IN phải thấp hơn VDD-0.5V và cao hơn VSS+0.5V. Mức độ tín hiệu đầu vào đĩ cĩ thể được điều chỉnh bằng cách sử dụng một khối chia điện kháng ở phía bên ngồi. Ngồi ra, điện dung phân chia phải được điều hịa theo một tụ điện cộng hưởng nhỏ hơn. Phương án thực hiện giải điều chế tín hiệu AM mà ta sử dụng ở đây là dựa trên kỹ thuật "Giải điều chế đồng bộ AM".
Chương 4: Khảo sát linh kiện (adsbygoogle = window.adsbygoogle || []).push({});
GVHD: Lưu Văn Đại 43 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
Khối tiếp nhận bao gồm bộ lấy mẫu và lưu trữ mẫu, bộ loại bỏ thành phần một chiều, bộ lọc dải và bộ so sánh. Điện áp một chiều của tín hiệu trên chân DEMOD_IN được thiết lập bởi AGND bằng một điện trở ở bên trong. Sau đĩ tín hiệu AM được lấy mẫu, việc lấy mẫu được đồng bộ hĩa bởi một xung phát ra từ VCO. Bất cứ thành phần một chiều nào cũng sẽ được loại bỏ khỏi tín hiệu bằng cách sử dụng tụ điện CDEC. Hơn nữa để lọc bỏ tín hiệu sĩng mang cịn dư thừa, thì các tần số nhiễu cao và thấp phải được tạo ra bởi bộ lọc thơng cao thứ hai và tụ điện CDC2. Tín hiệu nhận được từ bộ khuyếch đại và bộ lọc sẽ được đưa tới bộ so sánh bất đồng bộ. Đầu ra bộ so sánh là được đệm trên chân đầu ra của chip là DEMOD_OUT.
Tín hiệu RDY/CLK :Tín hiệu này được cung cấp bởi bộ vi xử lý ở bên ngồi
với tín hiệu xung sẽ được đồng bộ hĩa với tín hiệu trên ANT1và với thơng tin về trạng thái bên trong của EM4095. Tín hiệu xung đồng bộ với ANT1 cho biết rằng PLL đã được khĩa và thời điểm hoạt động của khối tiếp nhận đã được thiết lập. Khi SHD là mức cao thì chân RDY/CLK bắt buộc phải ở mức điện áp thấp. Sau sự chuyển đổi từ mức cao về mức thấp trên SHD thì khối PLL sẽ được khởi động, và do đĩ khối tiếp nhận lại được khĩa lại. Sau khoảng thời gian TSET thì khối PLL lại được khĩa và thời điểm hoạt động của khối tiếp nhận lại được thiết lập. Tại thời điểm này , cùng một tín hiệu sẽ được truyền tới ANT1và cũng được đặt tới chân RDY/CLK để cho biết rằng bộ vi xử lý cĩ thể bắt đầu giám sát tín hiệu ở trên DEMOD_OUT và đưa ra tín hiệu xung tham chiếu tại cùng thời điểm đĩ. Xung trên chân RDY/CLK là liên tục, nĩ cũng xuất hiện trong suốt thời gian các điều khiển ANT tắt do chân MOD được đặt ở mức cao. Trong suốt khoảng thời gian TSET sự chuyển dịch từ mức cao xuống mức thấp của chân SHD cũng khiến cho chân
RDY/CLK bị “kéo xuống” bởi các điện trở kéo100 kΩ. Đây là một trong những chức năng được thêm vào của chân RDY/CLK trong trường hợp điều chế AM với chỉ số thấp hơn 100%. Trong trường hợp đĩ nĩ được sử dụng như là một
GVHD: Lưu Văn Đại 44 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
trình điều khiển phụ trợ dùng để giữ cho biên độ trên cuộn dây thấp hơn trong suốt quá trình điều chế.
4.3. EM 4100 và EM4102 4.3.1. Mơ tả 4.3.1. Mơ tả
EM4100 và EM4102 (tên trước đây là H4100 và H4102) là IC CMOS được sử dụng trong tag RF chỉ đọc. Mạch điện trong tag được cấp năng lượng bằng cuộn dây bên ngồi đặt trong trường điện từ, và lấy xung clock từ 1 trong những cuộn dây bên trong. Chip sẽ gởi đi 64 bit thơng tin chứa trong mảng bộ nhớ đã lập trình sẵn bằng cách tắt và mở dịng điều chế. Chip được lập trình bằng cách sử dụng tia laser đốt cháy những liên kết silic đa tinh thể (polysilicon link) để chứa đoạn mã duy nhất trong mỗi chip. Như vậy mỗi chip sẽ cĩ một đoạn mã riêng. EM4100 và EM4102 cĩ nhiều loại tùy thuộc vào loại mã và tốc độ truyền dữ liệu. Tốc độ truyền dữ liệu 1 bit gấp 64, 32 và 16 lần chu kì của tần số sĩng mang. Dữ liệu được mã hĩa theo Manchester, Biphase hoặc PSK. Vì IC tiêu thụ năng lượng ít nên khơng cần gắn thêm tụ điện làm nhiệm vụ đệm. Chip muốn hoạt động được cần cĩ cuộn dây gắn bên ngồi. Chip cịn tích hợp tụ điện cộng hưởng 74pF (EM4100) hoặc 78pF (EM4102) mắc song song.
4.3.2. Chức năng
64 bit nhớ kiểu mảng cĩ thể lập trình bằng laser.
Tốc độ truyền dữ liệu và mã hĩa cĩ nhiều kiểu lựa chọn. Tụ điện cộng hưởng tích hợp trên chip.
Tụ điện đệm được tích hợp trên chip.
Giới hạn điện áp cũng được tích hợp trên chip. Bộ nắn điện nguyên sĩng được tích hợp trên chip.
Khả năng điều chế rộng vì trở kháng điều chế của chip nhỏ. Tần số hoạt động 100 – 150 Khz.
Kích thước chip rất nhỏ thuận tiện cho việc cấy chip vào cơ thể. Tiêu thụ năng lượng rất thấp.
Chương 4: Khảo sát linh kiện
GVHD: Lưu Văn Đại 45 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
Hình 4. 5 Cấu hình hoạt động đặc trưng EM4100
Hình 4.6 Cấu hình hoạt động đặc trưng EM4102
GVHD: Lưu Văn Đại 46 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
4.3.3. Giá trị cực đại định mức
Bảng 4.2 Giá trị cực đại định mức
Thơng số Ký hiệu Điều kiện
Dịng cực đại trên COIL1 và COIL2 ICOIL ±30mA
Nguồn cung cấp VDD -0.3 tới 7.5V
Nhiệt độ trên đế Tstore -55 tới +200°C
Nhiệt độ trên bảng mạch in Tstore -55 tới +125°
Điện áp phĩng điện lớn nhất VESD 2000V
4.3.4. Đặc điểm về điện (adsbygoogle = window.adsbygoogle || []).push({});
VDD = 1.5V, VSS = 0V, fC1 = 134kHz sĩng vuơng, Ta = 25°C Bảng 4.3 Đặc điểm về điện
Thơng số Kí hiệu Điều kiện kiểm tra Min Typ. Max Đơn
vị Điện áp cungcấp
Điện áp chỉnh lưu
Điện dung giữa
Coil1 và Coil2 Tụ điện ở nguồn cung cấp VDD VDDREC Cres Csup VCOIL1 - VCOIL2 = 2.8 VDC Modulator switch = “ON” Vcoil=100mVRMS f=10kHz 1.5 1.5 74(EM4100) 78(EM4102) 120(EM4100) 125 EM4102) V V pF pF pF pF Mã hĩa Manchester và biphase Dịng cung cấp Mã hĩa PSK Dịng cung cấp IDD IDDPSK 0.6 0.9 0.63(EM4100) 1.5(EM4102) 0.92(EM4100) 2.0(EM4102) µA µA µA µA
Chương 4: Khảo sát linh kiện
GVHD: Lưu Văn Đại 47 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
VDD = 1.5V, VSS = 0V, fC1 = 134kHz sĩng vuơng, Ta = 25°C
Thơng số Ký hiệu Điều kiện kiểm tra Giá trị Đơn vị
Chu kì đọc một bit Trdb Phụ thuộc vào chọn lựa 64,32,16 Chu kì RF
4.3.6. Dạng sĩng theo thời gian
Hình 4.8 Dạng sĩng theo thời gian
4.4. Truyền Thơng Qua Cổng Giao Tiếp Nối Tiếp 4.4.1 Chuẩn RS232 4.4.1 Chuẩn RS232
Cổng nối tiếp được sử dụng để truyền dữ liệu hai chiều giữa máy tính và ngoại vi, cĩ các ưu điểm sau:
- Khoảng cách truyền xa hơn truyền song song. - Số dây kết nối ít.
- Cĩ thể truyền khơng dây dùng hồng ngoại.
- Cĩ thể ghép nối với vi điều khiển hay PLC (Programmable Logic Device). - Cho phép nối mạng.
- Cĩ thể tháo lắp thiết bị trong lúc máy tính đang làm việc. - Cĩ thể cung cấp nguồn cho các mạch điện đơn giản\ RS232C là chuẩn đang được áp dụng hiện nay.
Điện áp sử dụng là ±12V. Trong đĩ: -12V là mức logic 1 (HIGH)
GVHD: Lưu Văn Đại 48 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
Cụ thể:
+3V -> +12V là mức 0.
+5V -> +12V là mức tin cậy (của mức 0). -3V -> -12V là mức 0.
-5V -> -12V là mức tin cậy (của mức 1).
Bằng việc thu hẹp giới hạn điện áp đường truyền, tốc độ truyền dữ liệu được tăng lên đáng kể. Ngồi ra chuẩn RS232C cũng quy định trở kháng tải, giá trị này thuộc phạm vi 3KΩ đến 7KΩ; đồng thời bộ đệm phải duy trì tăng điện áp tương đối lớn khoảng 30V/μs. Các yêu cầu về mặt điện được quy định trong chuẩn RS232C như sau:
1. Mức logic 1(mức dấu) nằm trong khoảng -3V -> -12V; Mức logic 0 (Mức trống) nằm trong khoảng +3V -> +12V.
2. Trở kháng tải về phía bộ nhận của mạch phải nằm trong khoảng 3KΩ - 7KΩ.
3. Tốc độ truyền nhận cực đại 100 Kbit/s.
4. Các lối vào của bộ nhận phải cĩ điện dung <2500pF. (adsbygoogle = window.adsbygoogle || []).push({});
5. Độ dài của cáp nối giữa máy tính và thiết bị ghép nối qua cổng nối tiếp khơng thể vượt quá 15 máy nếu khơng sử dụng modem.
6. Các giá trị tốc độ truyền dữ liệu chuẩn là 50, 75, 110, 150, 300, 600, 1200, 2400, 4800, 9600, 19200, 28800, ..., 56600 baud (bit/s).
Chương 4: Khảo sát linh kiện
GVHD: Lưu Văn Đại 49 SVTH: Nguyễn Tấn Lợi Nguyễn Trung Nhân
Hình 4.9 Cổng COM DB-9 Male và Female Bảng 4.4 Mơ tả chân của cổng COM DB-9 Chân
(25 chân)
Chân (9 chân)
Lối
vào/ra Tên gọi Chức năng
1 - - FG, Frame Ground Đất vỏ máy
8 1 DCD, Data Carrier
detect
Phát hiện tín hiệu mang dữ liệu
3 2 RxD, Receive Data Nhận dữ liệu
2 3 TxD, Transmit Data Truyền dữ liệu
20 4 DTR,Data terminal
ready
Đầu cuối dữ liệu sẵn sàng; tính hoạt động giống với RTS