f. Incremental encoder subsystem
6.3.kiểm nghiệm ch−ơng trình điều chế véc-tơ không gian trên card ds
không gian trên card ds1102
Việc kiểm nghiệm ch−ơng trình ĐCVTKG trên Card DS1102 đ−ợc tiến hành theo các b−ớc sau:
1. Ghép nối DS1102 với PC.
2. Cài đặt Matlab.
3. Cài đặt DS1102 và phần mềm dSPACE.
4. Xây dựng mô hình thí nghiệm trên Matlab/ Simulink
5. Biên dịch và sửa lỗi ch−ơng trình điều khiển đã thiết kế trên Matlab/ Simulink sang mã nguồn C của hệ VĐK sẽ sử dụng. Dịch mã nguồn C sang mã máy của hệ VĐK và nạp vào hệ VĐK.
Sau đây là một số sơ đồ và kết quả thí nghiệm.
* Xây dựng mô hình mô phỏng off-line trên Matlab/Simulink (tham khảo TL [15]) :
Hình 6.2. Sơ đồ mô phỏng khâu ĐCVTKG trên Matlab/ Simulink
Khối Subsystem U_s đ−ợc tạo ra nh− sau:
Hình 6.3. Sơ đồ khối tính Usα, Usβ
Trong sơ đồ trên, các khối U_s, U_dc, MUX, DEMUX , scope đ−ợc tạo ra từ th− viện của Simulink. Khối ĐCVTKG đ−ợc tạo ra bằng cách tạo hàm S - Function viết bằng ngôn ngữ C dạng C_mex_File trên Matlab (theo TL [15]).
Từ kết quả mô phỏng ta có tín hiệu đ−a vào khâu PWM nh− sau:
Hình 6.4. Dạng điện áp đ−a vào điều chế Usα, Usβ
Kết quả mô phỏng khối ĐCVTKG đ−ợc thể hiện qua đồ thị sau:
Hình 6.5. Đồ thị thời gian đóng ngắt van của 3 pha
Từ mô hình trên, tiến hành dịch Realtime và Download xuống DS1102 nhờ Controldesk và chạy thời gian thực ta nhận đ−ợc kết quả nh− sau:
Hình 6.6. T−ơng quan giữa điện áp pha và thời gian đóng ngắt van
Để tạo ra mẫu xung điều chế đối xứng ta xây dựng giản đồ xung nh− sau:
c b a Tx a b c a) Dạng xung đ−ợc tạo ra
khi ch−a điều chế đỗi xứng b) Dạng xung yêu cầu điều chế Hình 6.7. Giản đồ xung đ−ợc tạo ra khi ch−a điều chế đỗi xứng
và dạng xung yêu cầu điều chế
Để tạo ra mẫu xung đối xứng ta xây dựng giản đồ xung cho một pha (chẳng hạn pha a) nh− hình 6.8 (tham khảo TL [1]).
Tx Xung Ta / 2 Xung Ta ch−a đỗi xứng XNOR Ta/2 Tx - Ta/ 2 Xung 1-(Ta / 2) Ta Ta Xung Ta đỗi xứng
Hình 6.8. Giản đồ tạo xung đỗi xứng
ở đây ta tạo ra hai xung: một xung có độ rộng Ta / 2 và một xung có độ rộng Tx - Ta/ 2; sau đó dùng một phép toán logic XNOR để tạo ra hai nửa xung hai bên của mỗi chu kỳ xung. Khi ghép các chu kỳ xung của các pha lại ta sẽ có mẫu xung đối xứng theo yêu cầu.
Để tiến hành điều chế đối xứng trên card DS1102 ta xây dựng mô hình thí nghiệm nh− sau (hình 6.9):
DS1102 PWM
Hình 6.9. Mô hình điều chế đối xứng trên Card DS1102 (adsbygoogle = window.adsbygoogle || []).push({});
Từ đầu ra của card DS1102 ta dùng các phần tử logic XNOR để tạo ta xung điều chế đối xứng (hình 6.10)
TMS320P14
Digital I/O XNOR oscilloscope PC DS1102
Hình 6.10. Sơ đồ thí nghiệm ch−ơng trình ĐCVTKG trên card DS1102
Tín hiệu xung sau khi điều chế trên card DS1102 đ−ợc đo bằng
oscilloscope loại ATF16V nh− sau (hình 6.11):
Hình 6.11. Tín hiệu xung sau khi điều chế đo bằng oscilloscope
Nhận xét kết quả thí nghiệm:
Từ đồ thị ở hình 6.6 cho thấy:
+ Độ rộng xung điều khiển mỗi pha (thể hiện qua thời gian mở van của mỗi pha) thay đổi một cách có chu kỳ, t−ơng ứng với chu kỳ của hài cơ bản sau điều chế. Điện áp đ−a vào điều chế ở đây có tần số 50 Hz (ω = 314 rad/s), t−ơng ứng với chu kỳ T =1/f = 1/50 = 0,02s. Kết quả cho thấy chu kỳ của xung điều chế cũng là 0,02s.
+ Thời gian mở van t−ơng ứng của các pha (thể hiện qua tu, tv, tw) lệch nhau T/3.
+ Thời l−ợng mở van thay đổi từ ≈ 0 đến ≈1 ứng với thời gian mở van trong mỗi chu xung thay đổi từ ≈ 0 đến ≈Tx.
Từ kết quả đo đ−ợc trên oscilloscope (hình 6.11) cho thấy:
+ Tín hiệu xung điều chế đ−ợc có dạng điều chế đối xứng.
+ Chu kỳ xung là Tx = 200às, t−ơng ứng với tần số xung là fx = 1/Tx =
6
10 . 200
1
− = 5000 Hz, đúng bằng tần số trích mẫu đã đ−ợc đặt khi mô phỏng thời gian thực.
Kết quả thực nghiệm trên chứng tỏ rằng ch−ơng trình ĐCVTKG là chính xác. Khi ghép nối đoạn ch−ơng trình này với các đoạn ch−ơng trình còn lại sẽ tạo nên một ch−ơng trình hoàn chỉnh để điều khiển hệ thống.
Trong khuôn khổ của đề tài, nội dung của luận văn tạm khép lại tại đây.