2. Cấu trúc vi điều khiển ATMEGA
2.4. Một số khối điển hình trong cấu trúc ATMEGA
2.4.1. Bộ định thời ... R26 R27 R28 R29 R30 R31
Byte LOW thanh ghi X
Byte HIGH thanh ghi X
Byte LOW thanh ghi Y
Byte HIGH thanh ghi Y Byte LOW thanh ghi Z
Vi điều khiển ATMEGA8535 có hai bộ định thời 8 bit và một bộ định thời 16 bit. Việc đặt cho phép/cấm ngắt đối với các bộ định thời đợc thực hiện qua các thanh ghi điều khiển bộ định thời TCCR0 và TCCR1. Sơ đồ khối của các bộ định thời đợc thể hiện ở dới:
Hình 21a: Sơ đồ khối bộ định thời 8 bit
2.4.2. Bộ truyền nhận SUART
Việc truyền nhận dữ liệu đợc thực hiện thông qua việc ghi dữ liệu vào thanh ghi dữ liệu của SUART, đó là thanh ghi UDR. Dữ liệu từ UDR truyền đến các thanh ghi dịch. Sơ đồ khối bộ truyền nhận SUART :
Hình 22: Sơ đồ khối bộ truyền nhận SUART
2.4.3. Bộ so sánh Analog
Bộ so sánh analog so sánh các giá trị điện áp ở lối vào, cụ thể là lối vào AIN0 (AC+) và AIN1 (AC-) với nhau. Nếu AIN0 lớn hơn AIN1 thì đầu ra đợc kích hoạt lên mức cao. Sơ đồ khối của bộ so sánh analog:
Hình 23: Sơ đồ khối bộ so sánh analog
2.4.4. Bộ biến đổi A/D
Bộ biến đổi ADC đợc điều khiển qua bốn thanh ghi ADMUX, ADCSR, ADCH và ADCL trong vùng địa chỉ vào/ra. Bộ biến đổi ADC có thể hoạt động ở hai chế độ:
+ Quá trình biến đổi đợc ngời dùng khởi động, + Quá trình biến đổi diễn ra liên tục.
Hình 24: Sơ đồ khối bộ biến đổi A/D