VII. VI ĐIỀU KHIỂN GIAO TIẾP VỚI REALTIME 12C887:
2.CÁC THÔNG SỐ CỦA REALTIME DS12887: Cấu trúc của Real-time bao gồm:
- Chân IC tương thích với MC146818B và DS1287.
- Dữ liệu không bị mất sau khoảng 10 năm không cần nguồn cung cấp cho IC. - Tích hợp bên trong nguồn pin và nguồn dao động.
- Bộ đếm giây, phút, giờ, thứ trong ngày, ngày, tháng, năm có giá trị đến 2100. - Các thông số thời gian được định hình ở 2 dạng BCD hoặc nhị phân.
- Có 2 mode hoạt động: mode 12 giờ và mode 24 giờ. - Cho phép lựa chọn kết nối theo kiểu Motorola và Intel. - Đa hợp bus địa chỉ và bus dữ liệu để tiết kiệm chân IC.
- Có 128 byte ô nhớ RAM: trong đó 14 byte đầu dùng đồng hồ và thanh ghi điều khiển, 114 byte còn lại dùng làm bộ nhớ RAM đa dụng. Các dữ liệu lưu vào các ô nhớ này cũng không bị mất khi mất nguồn cung cấp.
- Có chân tín hiệu ngõ ra tạo xung vuông có thể lập trình. - Có tín hiệu báo ngắt.
- Có 3 nguồn báo ngắt có thể che được và có thể kiểm tra được. 3. SƠ ĐỒ CHÂN VÀ CHỨC NĂNG CÁC CHÂN REALTIME DS12C887:
Hình 7-40 là sơ đồ chân của IC real-time DS12C887:
Hình 7-40. Sơ đồ chân của real-time DS12C887.
Chức năng các chân:
AD0-AD7 (Multiplexed Bidirectional Address/Data Bus): Bus đa hợp tiết kiệm chân bởi vì
thông tin địa chỉ và thông tin dữ liệu được dùng chung đường tín hiệu. Địa chỉ được xuất ra trong khoảng thời gian thứ nhất của chu kỳ đọc hoặc ghi và sau đó dữ liệu được xuất ra trong khoảng thời gian còn lại của chu kỳ đọc/ghi. Đa hợp địa chỉ/dữ liệu không làm chậm thời gian truy cập.
GND, VCC: Nguồn cung cấp cho Real-time. VCC là điện áp ngõ vào +5 volt .
Khi điện áp đúng bằng 5V thì real-time cho phép truy cập đầy đủ, có thể đọc và ghi dữ liệu. Khi VCC thấp hơn 4.25 volts thì quá trình đọc và ghi sẽ bị cấm. Tuy nhiên, hoạt động đếm thời gian bên trong vẫn được tiếp tục không bị ảnh hưởng bởi điện áp bị sụt giảm bên ngoài.
Khi VCC giảm xuống thấp hơn 3V thì bộ nhớ RAM và hoạt động đếm thời gian được chuyển sang sử dụng nguồn năng lượng bên trong.
Chức năng hoạt động đếm thời gian với độ chính xác vào khoảng ±1 phút/tháng ở nhiệt độ 250 C bất chấp điện áp ở ngõ vào chân Vcc.
MOT (Mode Select): Chân MOT là chân có chức năng lựa chọn giữa hai loại bus.
• Khi được nối lên VCC, bus định thời Motorola được chọn lựa.
• Khi được nối xuống GND hoặc bỏ trống thì bus định thời Intel được lựa chọn. Chân có điện trở kéo xuống bên trong có giá trị vào khoảng 20K.
SQW (Square Wave Output): Chân SQW có thể xuất ra 1 tín hiệu trong 13 loại tín hiệu
được cung cấp bởi các bộ chia 15 cấp bên trong của Real Time Clock.
Tần số của chân SQW có thể thay đổi bằng cách lập trình cho thanh ghi A như đã trình bày ở bảng 7-10.
Tín hiệu SQW có thể mở hoặc tắt sử dụng bit SQWE trong Register B. Tín hiệu SQW không xuất hiện khi Vcc thấp hơn 4.25 volts.
Bảng 7-10. Các thông số tín hiệu ngõ ra SQW.
AS (Address Strobe Input): ngõ vào nhận xung chốt địa chỉ. Sườn xuống của AS/ALE làm
cho địa chỉ bị chốt lại bên trong của DS12C887. Sườn lên tiếp theo khi xuất hiện trên bus AS sẽ xoá địa chỉ bất chấp chân CS có được chọn hay không.
DS (Data Strobe or Read Input): Chân DS/RD có 2 kiểu sử dụng tuỳ thuộc vào mức của
chân MOT.
Khi chân MOT được kết nối lên Vcc, bus định thời Motorola được lựa chọn. Trong kiểu này DS là xung dương trong khoảng thời gian còn lại của chu kỳ bus và được gọi là Data Strobe. Trong các chu kỳ đọc, tín hiệu DS xác định thời gian DS12C887 xuất dữ liệu. Trong các chu kỳ ghi, xung DS sẽ điều khiển DS12C887 chốt dữ liệu để ghi vào bên trong.
Khi chân MOT được nối xuống GND, bus định thời Intel được lựa chọn. Trong kiểu này, chân DS được gọi là Read(RD). RD xác định chu kỳ khi DS12C887 điều khiển bus đọc dữ liệu. Tín hiệu RDcũng có thể xem là tín hiệu Output Enable (OE) thường thấy trong các bộ nhớ.
W (adsbygoogle = window.adsbygoogle || []).push({});
R/ (Read/Write Input): Chân R/W cũng có 2 cách hoạt động.
Khi chân MOT được kết nối lên Vcc cho chế độ định thời Motorola, thì mức điện áp của chân R/W dùng để xác định chu kỳ hiện tại là chu kỳ đọc hoặc ghi.
Chu kỳ đọc đòi hỏi chân R/W phải ở mức cao khi chân DS ở mức cao.
Chu kỳ ghi đòi hỏi chân R/W phải ở mức thấp trong suốt quá trình chốt tín hiệu của DS. Khi chân MOT được nối GND cho chế độ định thời Intel, tín hiệu R/W là tín hiệu hoạt động tích cực mức thấp còn được gọi là WR. Trong chế độ này, chân R/W được định nghĩa như tín hiệu Write Enable (WR) nhưng trong các bộ nhớ RAM.
CS (Chip Select Input): Tín hiệu chọn lựa tích cực mức thấp để cho phép truy xuất
DS12C887. CS phải ở trạng thái tích cực trong khoảng thời gian DS và AS của chế độ định thời Motorola và trong suốt RD và WR của chế độ định thời Intel. Các chu kỳ Bus xảy ra mà CS
không ở trạng thái tích cực thì không được phép truy xuất.
Khi điện áp nguồn cung cấp Vcc thấp hơn 4.25 volts thì DS12C887 sẽ không cho phép truy xuất dữ liệu bằng cách không cho phép điều khiển chân CS nhằm bảo vệ dữ liệu của đồng hồ thời gian thực bên trong cũng như dữ liệu RAM trong suốt quá trình nguồn không đúng hay mất nguồn.
IRQ (Interrupt Request Output): Chân IRQ là ngõ ra tích cực mức thấp của DS12C887 dùng để báo ngắt tới bộ xử lý. Ngõ ra IRQ ở mức thấp khi bit trạng thái sinh ra ngắt xuất hiện cùng với bit cho phép ngắt tương ứng ở mức 1. Để xoá chân IRQ thì vi xử lý phải tiến hành đọc thanh ghi C hoặc tác động đến RESET.
Khi không sinh ra ngắt thì IRQ ở trạng thái tổng trở cao – xem như hở mạch. Nhiều thiết bị ngắt có thể nối tới một IRQ bus. Tín hiệu IRQ với ngõ ra cực thu để hở nên phải dùng 1 điện trở kéo lên bên ngoài.
RESET (Reset Input): Chân RESET không ảnh hưởng đến đồng hồ, lịch, hoặc là RAM. Ở chế độ cấp nguồn, chân RESET có thể bị kéo xuống trong thời gian cho phép để ổn định nguồn cung cấp. Thời gian mà chân RESET bị kéo xuống mức thấp phụ thuộc vào ứng dụng. Tuy nhiên nếu chân RESET được sử dụng ở chế độ cấp nguồn, thời gian RESET ở mức thấp có thể vượt quá 200ms để chắc chắn bộ định thời bên trong DS12C887 ở chế độ power-up đã hết. Khi RESET ở mức thấp và nguồn cung cấp VCC ở trên 4.25 volts, những điều sau diễn ra:
a. Bit cho phép ngắt định kỳ ((Periodic Interrupt Enable (PEI)) được đặt ở mức 0. b. Bit cho phép ngắt chuông (Alarm Interrupt Enable (AIE)) được đặt ở mức 0.
c. Bit cờ cho phép ngắt kết thúc cập nhật ((Update Ended Interrupt Flag (UF)) được xoá về 0 zero.
d. Bit cờ trạng thái yêu cầu ngắt (Interrupt Request Status Flag (IRQF)) được đặt ở mức 0.
e. Bit cờ cho phép ngắt định kỳ (Periodic Interrupt Flag (PF)) được đặt ở mức 0. f. Thiết bị không sử dụng được cho tới khi chân RESET trở lại mức logic 1. g. Bit cờ cho phép ngắt chuông (Alarm Interrupt Flag (AF)) được đặt ở mức 0. h. Chân IRQ ở trong trạng thái tổng trở cao.