- Vcc = 5V:
Điện áp nuôi là 5V DC, dung sai cho phép là 10%. - GND = 0V:
Các đường mass nên có điện trở càng nhỏ càng tốt. - CLK = clock (input):
Xung đồng hồ đưa vào chân này là không đối xứng và có tỷ lệ là ½ (High/Low).
- INTR - Interrupt Request (input):
Mức cao ở ngõ này báo cho 8086 biết có một yêu cầu ngắt (thuờng được gởi tới từ vi mạch xử lý ngắt 8259), tín hiệu ngắt tại chân này có thể bị che bằng phần mềm. Khi vi xử lý chấp nhận yêu cầu ngắt, nó sẽ đưa ra một chu kỳ chấp nhận ngắt và vi mạch xử lý ngắt phải gởi địa chỉ của ngắt lên bus dữ liệu tương ứng với chu kỳ thứ hai.
- NMI (Non Maskable Interrupt):
Đây là ngắt không che được, tác động ở mức cao vi xử lý nhảy đến địa chỉ ngắt số 2 trong bảng vector ngắt và không tạo ra chu kỳ chấp nhận ngắt.
- Reset (input):
Ngõ vào mức cao đặt vi xử lý về trạng thái ban đầu sau ít nhất 4 chu kỳ đồng hồ. Thanh ghi CS được đặt giá trị FFFF và thanh ghi IP được đặt giá trị 0000. Như vậy chỉ thị được thực hiện đầu tiên chứa ở ô nhớ FFFF0 quá trình chuyển tiếp từ mức cao xuống mức thấp được đồng bộ bởi chu kỳ đồng bộ từ vi mạch tạo xung đồng hồ 8284.
- Ready (input):
Tín hiệu báo đã hoàn tất thao tác truyền dữ liệu của bộ nhớ hoặc thiết bị vào – ra, tác động ở mức cao, vi xử lý sẽ đợi nếu tín hiệu này ở mức thấp.
- AD0…AD15 - Address/Data bus (input/output):
Giống như trong 8085, các đường địa chỉ - dữ liệu này làm việc theo nguyên tắc đa lộ thời gian, là địa chỉ trong chu kỳ T1 và là dữ liệu trong chu kỳ T2, T3, Tw, T4, tác động ở mức cao, có cấu tạo ba trạng thái và ở trạng thái tổng trở cao trong lúc vi xử lý ‘Interrup acknowlegde’ và ‘Hodl acknowleagde’.
- A16/S3 …… A19/S6 – Addres/Status (output):
Trong chu kỳ T1 là 4 bit địa chỉ cao khi thao tác với bộ nhớ, trong lúc thao tác với thiết bị vào-ra chân này có gía trị thấp. Trong cả hai thao tác cũng như vào – ra các bit này là trạng thái trong các chu kỳ T2, T3, Tw, T4. Trạng thái bit cao cho phép ngắt, S5 được cập nhật tại mỗi thời điễm bắt đầu của mỗi chu kỳ đồng hồ. S3 & S4 cho biết thanh ghi đoạn đang được sử dụng, thông tin này cần thiết cho Co-processor xác định vị trí của toán hạng. Có cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ‘Hold acknowlegde’.
S3 S4 Thanh ghi đoạn được chọn 0 0 Thanh ghi đoạn thêm. 0 1 Thanh ghi đoạn ngăn xếp. 1 0 Thanh ghi đoạn lệnh. 1 1 Thanh ghi đoạn dữ liệu.
Hai bit S3 & S4 để chọn các thanh ghi đoạn. - BHE/S7 – Bus high enable / status (output):
Kết hợp với bit địa chỉ A0 để xác định chế độ truyền dữ liệu, BHE ở mức thấp trong chu kỳ T1 của các thao tác đọc – ghi và chấp nhận
ngắt khi một byte được truyền trong byte cao của bus dữ liệu. S7 có hiệu lực trong các chu kỳ T2, T3 & T4, cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold’.
BHE A0 Kiểu truyền dữ liệu 0 0 Truy xuất 16 bit.
0 1 Truy xuất byte cao từ địa chỉ lẻ. 1 0 Truy xuất byte thấp từ địa chỉ chẵn
1 1 Không sử dụng.
Các kiểu truy xuất dữ liệu
- RD – Read (output):
Tín hiệu ra điều khiển việc đọc bộ nhớ hoặc khối vào ra phụ thuộc vào bit trạng thái S2, mức thấp tại T2, T3 và Tw trong mỗi chu kỳ đọc, cấu tạo ba trạng thái và tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’. - Test (input):
Tín hiệu vào được kiễm tra bởi lệnh ‘WAIT’ vi xử lý sẽ không làm gì cả khi điện áp chân này có giá trị thấp, đồng bộ tại cạnh lên của mỗi xung đồng hồ.
- MN-MX – Minimum-Maximum (input):
Chân chọn chế độ làm việc của 8086, chế độ làm việc là minimum tương ứng với mức cao và chế độ làm việc là maximum ứng với mức thấp. Bus điều khiển ở hai chế độ có chức năng khác nhau.
- M/IO (output):
Ngỏ ra trạng thái giống như bit S0 ở chế độ maximum dùng để báo vị trí đang truy xuất dữ liệu. Mức cao là bộ nhớ và mức thấp là khối vào-ra. Cấu tạo ba trạng thái, tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’.
- WR – write (output):
Tín hiệu ra điều khiển thao tác ghi vào bộ nhớ hoặc khối vào-ra tùy theo giá trị của ngõ M/IO. Tác động mức thấp ở T2, T3 và Tw của mỗi chu kỳ ghi, cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’.
- INTRA – Interrup Acknowlegde (output):
Tín hiệu chấp thuận ngắt, tác động mức thấp tại T2, T3 và Tw dùng để đưa địa chỉ của ngắt lên bus dữ liệu.
- ALE – Adress Latch Enable
Tín hiệu điều khiển chốt địa chỉ 74LS373 hoặc 8282/8283 tác động mức cao trong khoảng T1 của mỗi chu kỳ bus :
- Hold (input):
Tín hiệu vào cho biết một linh kiện đòi quyền sử dụng bus, tác động ở mức cao.
- HLDA – Hold acknowlegde (output):
Tín hiệu ra ở mức cao cho biết yêu cầu Hold được chấp thuận, vi xử lý sẽ treo bus nội bộ và các đường điều khiển của nó ở trạng thái tổng trở cao.
- DT/R – Data Transmit/Receive (output):
Tín hiệu ra dùng để điều khiển hướng truyền dữ liệu của vi mạch thu - phát. Cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’.
- DEN – Data enable (output):
Tín hiệu ra ở mức thấp cho mỗi chu kỳ thao tác bộ nhớ và I/O và cả INTRA điều khiển ngõ ra cho phép của 8286/8287 trong hoạt động thu – phát dữ liệu. Cấu tạo ba trạng thái, trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’.
- S0, S1, S2 (thông tin trạng thái):
Vi mạch 8288 dựa trên các thông tin này để thực hiện các thao tác điều khiển. Cấu tạo ba trạng thái, trạng thái tổng trở cao khi ‘Hold acknowlegde’. Tác động trong các chu kỳ T4, T1 & T2 và trở về trạng thái thụ động ở T3 hoặc Tw khi Ready ở mức cao. Một sự thay đổi bất kỳ của tín hiệu này trong chu kỳ T4 được dùng để đánh dấu thời điểm bắt đầu của chu kỳ bus và trở về thụ động ở trong T3 hoặc Tw xác định điểm kết thúc của chu kỳ bus.
S2 S1 S0 Thông tin điều khiển
0 0 0 Chấp nhận ngắt. 0 0 1 Đọc từ cổng. 0 1 0 Viết ra cổng. 0 1 1 Dừng. 1 0 0 Nhập mã lệnh. 1 0 1 Đọc từ bộ nhớ. 1 1 0 Viết ra bộ nhớ. 1 1 1 Thụ động. - RQ/GT0, RQ/GT1 – Request/Gram (input/output):
Hai tín hiệu yêu cầu vi xử lý nhường quyền sử dụng bus, tín hiệu RQ/GT0 có mức ưu tiên cao hơn. Nguyên lý hoạt động được mô tả như sau:
+ Một xung có bề rộng một chu kỳ đồng hồ cho biết một linh kiện cần sử dụng bus.
+ Trong chu kỳ đồng hồ T4 hoặc T1 vi xử lý gởi đến linh kiện đó xung có bề rộng chu kỳ đồng hồ cho biết vi xử lý chấp nhận nhường quyền sử dụng bus và nó sẽ tiến vào trạng thái ‘Hold acknowlegde’ sau xung đồng hồ kế tiếp để treo bus của chính nó.
+ Xung bề rộng chu kỳ đồng hồ được gởi đến 8086 cho biết quá trình ‘Hold’ kết thúc và vi xử lý trở lại quản lý bus xau khi chấm dứt chu kỳ đồng hồ kế tiếp. Nếu yêu cầu này xảy ra trong khi vi xử lý đang truy xuất bộ nhớ, nó sẽ treo bus trong khoảngT4 nếu thỏa những diều kiện sau đây:
+ Yêu cầu xảy ra trong khi hoặc trước T2.
+ Chu kỳ hiện hành không phải là byte thấp của word (ở địa chỉ lẻ).
+ Chu kỳ hiện hành không ở trạng thái chấp nhận ngắt. + Không có chỉ thị khóa.
Nếu bus không bận khi có yêu cầu thì có hai trường hợp sẽ xảy ra: + Bus sẽ treo ở chu kỳ đồng hồ kế tiếp.
+ Một chu bộ nhớ sẽ khởi động trong vòng 3 chu kỳ đồng hồ. - Clock (output):
Mức cao báo cho các linh kiện ngoài biết (Co-processor) rằng chu kỳ bus tiếp theo không được phép gián đoạn, điều này xảy ra khi trong chương trình có chỉ thị ‘Clock’. Cấu tạo ngõ ra ba trạng thái, trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’ .
- QS1, QS0 – Queue status (output):
Ngõ ra cho biết trạng thái của hàng đợi lệnh, những thông tin này cần thiết cho Co-processor.
QS0 QS1 Trạng thái hàng đợi lệnh 0 0 Không hoạt động.
0 1 Xóa nội dung hàng đợi lệnh.
1 0 Nạp byte mã lệnh đầu tiên vào thanh ghi lệnh. 1 1 Nạp byte mã lệnh tiếp theo của lệnh nhiều byte.