Phương pháp tích phân cũng giống như phương pháp chuyển đổi adc dùng tín hiệu dốc đôi ( dual-slope- adc). cấu trúc mạch điện đơn giản hơn nhưng tốc độ chuyển đổi chậm.
* hoạt động :
- Khi có xung start mạch đếm đưa về trạng thái reset. mạch logic điều khiển khoá k ở vị trí 1, điện áp tương tự vin được nạp vào tụ điện c với thời gian t1 tín hiệu ngõ ra của mạch tích phân giảm dần và cho đến khi nhỏ hơn 0v thì ngõ ra của bộ so sánh lên mức 1, do đó mạch logic điều khiển mở cổng cho xung clock vào mạch đếm. sau khoảng thời gian t1 mạch đếm tràn mạch logic điều khiển khoá k ở vị trí 0, khi đó điện áp âm vref được đưa vào ngõ vào của mạch tích phân, tụ điện c xả điện với tốc độ không đổi, sau khoảng thời gian t2 tín hiệu ngõ ra của mạch tích phân tăng dần, do đó ngõ ra của mạch so sánh xuống mức thấp làm cho mạch logic điều khiển đóng cổng và báo kết thúc chuyển đổi. trong suốt khoảng thơì gian xả điện t2 mạch đếm vẫn tiếp tục đếm kết quả của mạch đếm cũng chính là tín hiệu cần chuyển đổi tương ứng với điện áp tương tự ngõ vào vin
Hình 2.7: Sơ đồ nguyên lí cơ bản của chuyển đổi a/d dùng phương pháp tích phân.
*mối quan hệ giữa điện áp ngõ vào vin và điện áp chuẩn vref với t1,t2
t2 = t1.vin/vref (2-2)
trong đó : - t1 = 2n/fck thời gian mạch đếm từ 0 đến khi tràn.
Mạch so sánh Mạch tích phân r Ngõ ra số start clock Điện áp chuẩn vref vin c _ + _ + Mạch logic Điều khiển Bộ đếm
- t2 = n/fck thời gian mạch đếm từ khi tràn đến kết quả cuối.
- biểu thức này không phụ thuộc vào thời hằng rc, cũng như số xung clock ( nếu mạch làm việc ổn định).
- Các tín hiệu tương tự vin qua mạch tích phân nên các tín hiệu nhiễu đều bị loại bỏ.
- Nhược điểm của mạch này là thời gian chuyển đổi chậm giữa 2n chu kỳ xung clock trong lần lấy tích phân trong thời gian t1 và n chu kỳ trong lần lấy tích phân trong thời gian t2. thời gian chuyển đổi lớn nhất khi t2 = t2.
Thời gian chuyển đổi : t = t1 + t2