Để có được sự thực hiện cuối cùng trên thiết bị ta phải đưa ra công cụ thực thi thực hiện cái gì và ở đâu. Với thiết kế này giả sử được thực hiện với tín hiệu clock có tần số là 100 MHz, và các chân ra được xác định trên Spartan-3. Ở đây, đã có sẵn File ràng buộc từ thiết kế trước. Do vậy, cần phải xóa các ràng buộc này đi trước khi chạy thực thi trên thiết bị mới là Spartan-3.
1. Chọn “top.ucf” trong cửa sổ Sources. Kích chuột vào dấu “+” bên cạnh dòng
User Constraints và kích đúp vào dòng Edit Constraints.
2. Chọn tất cả các ràng buộc và xóa chúng. Sau đó lưu file UCF (File → Save). 3. Kích đúp vào Assign Package Pins như hình 4.80.
Hình 4.80: Cửa sổ Processes hiển thị Assign Package Pins.
Cửa sổ PACE sẽ được khởi tạo, chọn các chân gán cho đầu vào và ra như sau:
Hình 4.81: Gán chân vào và ra trong FPGA.
5. Ghi lại (File → Save) và thoát khỏi (File → Exit) cửa sổ PACE.
6. Kích đúp vào dòng Create Timing Constraints trong cửa sổ Processes, cửa sổ Constraints Editor hiện ra, lúc này các chân được gán trong PACE đã được nhập vào trong cửa sổ này.
7. Với Tab Global được chon, ta kích chuột phải vào Period, lúc này cửa sổ định nghĩa chu kỳ clock hiện ra.
Hình 4.82: Cửa sổ định nghĩa Clock
Đưa vào chu kỳ là 10ns. 8. Kích chuột vào nút OK.
9. Chọn tab Ports của Constraints Editor. Đã có các ràng buộc trong file UCF, chúng đã được thêm vào.
10. Dùng phím Ctrl để chọn ba đầu ra là “red_light”, “green_light”, và “amber_light”.
Hình 4.83: Cửa sổ Constraint Editor – Create Group.
11. Trong trường Group Name, ta nhập vào “lights” rồi sau đó chọn Creat
12. Trong hộp Select Group, ta chọn “lights” rồi sau đó chọn Clock to Pad. 13. Trong hộp thoại Clock to Pad ta đặt Offset =15ns.
Hình 4.84: Hộp thoại Clock to Pad.
14. Chọn OK.
Lúc này trường Clock To Pad được điền tự động. File ràng buộc thiết kế UCF như hình 4.85 dưới đây.
Hình 4.85: File ràng buộc thiết kế.
15. Lưu (File → Save) và đóng (File → Exit) cửa sổ Xilinx Constraints Editor.
16. Kích vào biểu tượng “+” bên cạnh Implement Design trong cửa sổ
Hình 4.86: Cửa sổ Processes.
17. Thực thi thiết kế bằng cách kích đúp vào Implement Design.
18. Khi các ký hiệu kiểm tra màu xanh ở các dòng Translate, Map, và Place &
Route xuất hiện. Thiết kế của ta đã hoàn thành bước thực thi.
Hình 4.87: Cửa sổ Processes.